makefile

一个简单的Makefile文件包含一系列的“规则”，其样式如下：
目标(target): 依赖(prerequiries)
 命令(command)
目标(target)通常是要产生的文件的名称，目标的例子是可执行文件或OBJ文件。目标也可是一个执行的动作名称
依赖是用来输入从而产生目标的文件，一个目标经常有几个依赖。
命令是Make执行的动作，一个规则可以含有几个命令，每个命令占一行。注意：每个命令行前面必须是一个Tab字符，即命令行第一个字符是Tab 

    Makefile中只有行注释，其注释是用“#”字符。如果你要在你的Makefile中使用“#”字符，可以用反斜框进行转义，如：“/#”。

    模式规则

下面这个例子表示了,把所有的[.c]文件都编译成[.o]文件.

    %.o : %.c
            $(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@

其中，"$@"表示所有的目标的挨个值，"$<"表示了所有依赖目标的挨个值。