FPGA器件中的亚稳态
来源:互联网 发布:java集合类编程题 编辑:程序博客网 时间:2024/04/20 13:48
摘自Altera公司的Application Notes (应用注解)——《AN42:Metastability in Altera Decives》,原文在此。
介绍
亚稳态只出现在异步系统中,同步系统总是符合时序要求。
分析
亚稳态并不一定会引起系统补课预测的性能表现,如果等待时间足够,触发器达到一个稳定状态,亚稳态不会影响系统性能。
如果再信号被判决前输出已经返回了一个确定的值,那么触发器的输出可能会暂时地不确定。因此,可用额外的时间来防止在余下的系统传播。
可以用MTBF定量地展现亚稳态如何影响你的设计。MTBF衡量了两个可能连续发生的亚稳态情况之间的时间,时间越长越稳定。
其中
避免措施
异步信号如果传给多个触发器,亚稳态发生情况会大大增加。在这种情况下,你通过使用同步的触发器的输出而不是直接使用异步信号来避免亚稳态。同时,通过增加
为减少亚稳态的影响,设计者通常使用多次级联的触发器来形成同步电路。如果第一个同步触发器产生了一个非稳态输出,在第二个触发器处可能可以解决。
不过该方法无法保证能完全解决亚稳态,但可以增加数据被使用稳态的可能性。
多级级联的一个缺点是反应太慢,可通过如下方法解决:
这个方法让系统可以在提高
0 0
- FPGA器件中的亚稳态
- FPGA亚稳态解析
- FPGA亚稳态总结
- FPGA 亚稳态 双锁存器法
- 认识FPGA触发器的亚稳态
- FPGA器件配置模式
- FPGA器件选型
- 转载:FPGA器件选型研究
- FPGA开发之选择FPGA器件
- 亚稳态
- 亚稳态
- 亚稳态
- 亚稳态
- 亚稳态
- 亚稳态
- FPGA中异步时钟下消除亚稳态…
- FPGA基础知识13(二级D触发器应用于同步器,减少亚稳态)
- StratixII GX 高速接口FPGA器件
- java算法系列
- 下拉框选中值对应切换内容的效果
- html学习资料
- 数据科学家应该掌握的12种机器学习算法(附信息图)
- 要么读书,要么健身,要么恋爱(五)从你的全世界路过
- FPGA器件中的亚稳态
- MySql脚本的执行
- 实践反馈-StrickMode
- bash变量详解
- GetIfTable网卡带¥宽,统计流¥量
- leetCode No.5 Longest Palindromic Substring
- PAT(B) - 1020. 月饼 (25)
- MySQL学习---->第三练:语句初步(数据更新、视图、数据控制)
- 通过JQ的contents()往iframe中添加内容