S5PV210系列（裸机三）ARM体系结构与汇编指令

指令与伪指令

（汇编）指令是 CPU 机器指令的助记符，经过编译后会得到一串 1、0 组成的机器码，可以由 CPU 读取执行。（汇编）伪指令本质上不是指令（只是和指令一起写在代码中），它是编译器环境提供的，目的是用来指导编译过程，经过编译后伪指令最终不会生成机器码。

合法立即数与非法立即数

两种不同风格的ARM指令

ARM官方的ARM汇编风格：指令一般用大写、Windows中IDE开发环境（如ADS、MDK等）常用。如： LDR R0, [R1]GNU风格的ARM汇编：指令一般用小写字母、linux中常用。如：ldr r0, [r1]

ARM汇编特点

1、LDR/STR架构：ARM 采用 RISC 架构，CPU 本身不能直接读取内存，而需要先将内存中内容加载入 CPU 中通用寄存器中才能被CPU处理。ldr（load register）指令将内存内容加载入通用寄存器。str（store register）指令将寄存器内容存入内存空间中。ldr/str 组合用来实现 ARM CPU 和内存数据交换2、8种寻址方式：寄存器寻址           mov r1, r2立即寻址             mov r0, #0xFF00寄存器移位寻址        mov r0, r1, lsl #3寄存器间接寻址        ldr r1, [r2]基址变址寻址          ldr r1, [r2, #4]多寄存器寻址          ldmia r1!, {r2-r7, r12}堆栈寻址              stmfd sp!, {r2-r7, lr}相对寻址              beq flag3、指令后缀：同一指令经常附带不同后缀，变成不同的指令。经常使用的后缀有：B（byte）功能不变，操作长度变为8位H（half word）功能不变，长度变为16位S（signed）功能不变，操作数变为有符号如 ldr ldrb ldrh ldrsb ldrshS（S标志）功能不变，影响CPSR标志位如 mov和movs      movs r0, #04、多级指令流水线：为增加处理器指令流的速度，ARM使用多级流水线，下图为3级流水线工作原理示意图。（S5PV210使用13级流水线，ARM11为8级）允许多个操作同时处理，而非顺序执行。

5、条件执行后缀：

数据处理指令

数据传输指令      mov mvnmov(move)       mov r1, r0      @两个寄存器之间数据传递                mov r1, #0xff   @ 将立即数赋值给寄存器mvn和mov用法一样，区别是mov是原封不动的传递，而mvn是按位取反后传递算术指令        add sub rsb adc sbc rsc sub r2, r0, r1 (r2 = r0 - r1)逻辑指令        and orr eor bicbic     位清除指令bic r0,r1,#0x1f     @ 将r1中的数的bit0到bit4清零后赋值给r0比较指令        cmp cmn tst teqcmp             cmp r0, r1  等价于 sub r2, r0, r1 (r2 = r0 - r1)cmn             cmn r0, r1  等价于 add r0, r1tst             tst r0, #0xf    @测试r0的bit0～bit3是否全为0teq比较指令用来比较2个寄存器中的数注意：比较指令不用后加s后缀就可以影响cpsr中的标志位。乘法指令        mvl mla umull umlal smull smlal前导零计数       clz跳转(分支)指令      b & bl & bxb 直接跳转（就没打开算返回）bl branch and link，跳转前把返回地址放入lr中，以便返回，以便用于函数调用bx跳转同时切换到ARM模式，一般用于异常处理的跳转。

cpsr访问指令

mrs & msrmrs用来读psr，msr用来写psrCPSR寄存器比较特殊，需要专门的指令访问，这就是mrs和msr。

cpsr和spsr的区别和联系

cpsr 是程序状态寄存器，整个 SoC 中只有 1 个；而 spsr 有 5 个，分别在5 种异常模式下，作用是当从普通模式进入异常模式时，用来保存之前普通模式下的cpsr 的，以在返回普通模式时恢复原来的 cpsr。 跳转(分支)指令 

访存指令

ldr/str &   ldm/stm & swp单个字/半字/字节访问 ldr/str多字批量访问  ldm/stmswp r1, r2, [r0]swp r1, r1, [r0]

软中断指令

swi（software interrupt）软中断指令用来实现操作系统中系统调用

协处理器和协处理器指令详解

什么是协处理器SoC 内部另一处理核心，协助 主CPU 实现某些功能，被 主CPU 调用执行一定任务。ARM 设计上支持多达 16 个协处理器，但是一般 SoC 只实现其中的 CP15（cp：coprocessor）协处理器和 MMU、cache、TLB 等处理有关，功能上和操作系统的虚拟地址映射、cache 管理等有关。

协处理器 cp15 操作指令mcr & mrcmrc 用于读取 CP15 中的寄存器mcr 用于写入 CP15 中的寄存器MRC & MCR的使用方法mcr{<cond>}   p15, <opcode_1>, <Rd>, <Crn>, <Crm>, {<opcode_2>}opcode_1：对于cp15永远为0Rd：ARM的普通寄存器Crn：cp15的寄存器，合法值是c0～c15Crm：cp15的寄存器，一般均设为c0opcode_2：一般省略或为0举例：mrc p15, 0, r0, c1, c0, 0orr r0, r0, #1mcr p15, 0, r0, c1, c0, 0协处理器学习要点不必深究，将 uboot 中和 kernel 中起始代码中的一般操作搞明白即可。只看一般用法，不详细区分参数细节，否则会陷入很多复杂未知中。关键在于理解，而不在于记住。

ARM的异常处理机制

当异常产生时, ARM core:拷贝 CPSR 到 SPSR_<mode>设置适当的 CPSR 位： 改变处理器状态进入 ARM 态改变处理器模式进入相应的异常模式设置中断禁止位禁止相应中断 (如果需要)保存返回地址到 LR_<mode>设置 PC 为相应的异常向量返回时, 异常处理需要:从 SPSR_<mode>恢复CPSR从LR_<mode>恢复PC Note:这些操作只能在 ARM 态执行.异常处理中有一些是硬件自动做的，有一些是程序员需要自己做的。需要搞清楚哪些是需要自己做的，才知道如何写代码。以上说的是CPU设计时提供的异常向量表，一般成为一级向量表。有些CPU为了支持多个中断，还会提供二级中断向量表，处理思路类似于这里说的一级中断向量表。