STA静态时序分析
来源:互联网 发布:梦龙网络计划软件使用 编辑:程序博客网 时间:2024/06/06 08:39
特权的书上关于reg2pin静态时序的分析时写到,output dleay参数值的计算公式如下:
output delay max = dd_max +tsu_ext + (cd_alt_min - cd_ext_max)
output delay min = dd_min - th_ext + (cd_alt_max - cd_ext_min)
而且他也用这个公式计算了一个实例,结果并没有错,估计是这个实例所用到的时间约束并不严格的缘故吧,因为这个公式本身就是错的,开始我也犯迷糊想了很久没明白,因为自己很菜只好觉得是自己没搞明白而已。后来看了些资料,确定这里是错的了,这个计算公式应该是:
output delay max = dd_max +tsu_ext + (cd_alt_max - cd_ext_min)
output delay min = dd_min - th_ext + (cd_alt_min - cd_ext_max)
在pin2reg路径中,存在源同步接口的情况。所谓源同步是数据和时钟都由发送端传送过来,数据和时钟直接被发送端指定了一定的相位关系,比如沿对齐或者中间对齐等,而接收端必须使用发送端发送来的时钟来采样数据,数据和时钟之间的skew一般是影响传输速率的主要因素,相对于系统时钟来说,源同步一般带来更高的接口速率。
阅读全文
0 0
- STA静态时序分析
- FPGA STA(静态时序分析)
- FPGA 静态时序分析
- 静态时序分析概述
- fpga-静态时序分析
- 时序约束,STA
- 时序约束 STA
- 设置静态时序分析环境
- FPGA静态时序分析基本概念
- FPGA静态时序分析简单解读
- FPGA静态时序分析简单解读
- FPGA静态时序分析简单解读
- FPGA基础知识8(FPGA静态时序分析)
- FPGA静态时序分析简单解读
- timequest静态时序分析学习之基本概念
- 静态时序分析的约束命令
- 时序约束,STA的Q&A
- 片上系统芯片设计与静态时序分析
- 微服务,微架构[六]之springboot集成mybatis
- python文件操作
- B1020. 月饼 (25’)
- 高吞吐低延迟Java应用的垃圾回收优化
- Linux学习篇第三章之~apache
- STA静态时序分析
- 高光谱遥感图像相关知识梳理大全
- 南阳oj-找球号(一) set的常用用法
- Android5.0Button字体大小写
- 多张表合并
- Unity 事件Event
- Xshell使用教程——问答方式
- Maven实战(一)--Why Maven
- Essential Studio for Xamarin更新2017 v2,新增sunburst图表控件丨附下载