Verilog HDL运算符
来源:互联网 发布:系带旁丘疹 知乎 编辑:程序博客网 时间:2024/06/05 03:30
一、逻辑运算符:
- &&:逻辑与;
- ||:逻辑或;
- !:逻辑非。
二、关系运算符:
- ==:逻辑相等;
- !=:逻辑不等;
- ===:全等;
- !==:不全等。
"==="和"!=="可以比较含有x和z的操作数,在模块的功能仿真中有着广泛的应用。
三、位运算符:
- ~:非;()
- &:与;(运算规则:0&0=0; 0&1=0;
1&0=0; 1&1=1;即:两位同时为“1”,结果才为“1”,否则为0) - |:或;(运算规则:0|0=0;
0|1=1; 1|0=1; 1|1=1;即 :参加运算的两个对象只要有一个为1,其值为1。) - ^:异或;(运算规则:0^0=0;0^1=1;1^0=1;1^1=0;即:参加运算的两个对象,如果两个相应位为“异”(值不同),则该位结果为1,否则为0。)
- ^~:同或。
四、拼接运算符:
{s1, s2, …, sn}
五、一元约简运算符:
约简运算符对单个操作数进行运算,最后返回一位数。其运算过程为:首先将操作数的第一位和第二位进行与、或、非运算;然后再将运算结果和第三位进行与、或、非运算;以此类推直至最后一位。
六、重复操作符:
形如{{}},即将一个表达式放入双重花括号中,复制因子放入第一层括号中,为复制一个常量或变量提供一个简便记法。例:{3{2'b01}} = 6'b010101。
http://blog.csdn.net/formerman/article/details/4540668
http://blog.sina.com.cn/s/blog_618199e60100ka5b.html
阅读全文
0 0
- Verilog HDL运算符
- Verilog HDL运算符
- Verilog HDL运算符
- Verilog HDL运算符
- Verilog HDL——移位运算符
- Verilog HDL的常用运算符---位拼接运算符
- Verilog HDL的常用运算符---位拼接运算符
- VHDL与Verilog HDL的运算符区别
- Verilog HDL无符号数和有符号数运算
- Verilog HDL简明教程
- Verilog HDL简介
- Verilog HDL简明教程
- Verilog HDL数据类型
- Verilog HDL语法基础
- Verilog HDL数据类型
- Verilog HDL中的标识符
- Verilog HDL 测量相位差
- uart-verilog HDL
- PMP考试【6】三点估算法 PERT计划评审技术
- Could not calculate build plan: Plugin org.apache.maven.plugins:maven-war-plugin:2.1.1 or one of
- linux 配置jmeter安装
- 【整理】Dword、LPSTR、LPWSTR、LPCSTR、LPCWSTR、LPTSTR、LPCTSTR
- 左旋转字符串(java版)
- Verilog HDL运算符
- Spring 学习笔记
- PS快捷键总结(一点一点积累,放久再看)
- mybatis支持类型处理器
- 人人都能用Python写出LSTM-RNN的代码![你的神经网络学习最佳起步]
- server
- 斐波那契序列
- Set 的简单测试
- 练习85