ModelSim仿真教程
来源:互联网 发布:网络咨询医生在线 编辑:程序博客网 时间:2024/06/05 10:33
本文章详细介绍了怎样用ModelSim仿真Verilog,虽然只是很简单的一个二分频器的例子,但却正式小白入门所需要的。
本教程以ModelSim SE 10.4为例
1. 新建工程
file->new->project,输入工程名 例如half_clk
2. 新建文件
新建二分频器模块文件和testbench文件,分别为half_clk和half_clk_tb,注意type选择Verilog。
3. 编写模块文件和激励文件内容
half_clk.v
half_clk_tb.v
4. 编译文件
编译前一定注意要保存文件!! 【ctrl+s】
点击工具栏按钮,编译全部文件,如果文件名后的status显示√就表示没有语法错误,编译成功。
否则
如果有错误可以双击红色的error查看具体的错误信息。
5. 工程仿真
点击工具栏的Simulation按钮进行仿真。
选择work->half_clk_top,因为只需要对testbench文件进行仿真就行,取消左下角的优化选项,因为可能会把object框里的信号量优化掉.
在 instance里显示了testbench的文件结构,有一个always和一个initial,调用的half_clk里有个一always循环。
在信号量上 右键->add > To Dataflow > Selected Items可以查看设计图
如果ware里没有信号可以右键->add wave添加,然后设置运行时间5ms,点击run,就会显示波形。
可以看到分频器正确运行,输出频率是输入频率的一半。
阅读全文
0 0
- ModelSim仿真教程
- Modelsim仿真
- ModelSim仿真
- modelsim仿真
- modelsim仿真平台的搭建教程-非常详细
- 用ModelSim仿真FIFO
- 建立Modelsim仿真步骤
- modelsim保存仿真结果
- ModelSim仿真流程
- 用ModelSim仿真FIFO
- modelsim仿真学习笔记
- 用ModelSim仿真FIFO .
- ModelSim仿真注意
- ModelSim仿真流程
- Modelsim仿真学习指南
- ModelSim仿真流程
- Modelsim仿真错误
- ModelSim仿真PLL模块
- Coderforces Team
- 基于spring aop的dubbo异常统一处理
- 蛇形填数
- CSS系列之盒子模式(五)
- Linux系统结构 详解
- ModelSim仿真教程
- 内存溢出分析:OutOfMemoryError异常
- qduoj cfenglv的一道简单签到题(区间gcd rmq,二分)
- EL表达式
- 如何使用scala+spark读写hbase?
- CSS选择器
- POJ 2018 Best Cow Fences 笔记
- 20177016
- warning: ClientCursor::staticYield can't unlock b/c of recursive lock ns: