求救高手课程设计!!嵌入式《浮点除法器的设计》
来源:互联网 发布:希尔排序算法 编辑:程序博客网 时间:2024/04/27 20:03
主要研
究内容
应用硬件描述语言HDL和 FPGA 可编程技术,遵循 IEEE 754 浮点数标准的表示方法和运算规则,在 FPGA 芯片上实现一个浮点型除法器,并用EDA仿真软件进行仿真验证。
主要技
术指标(或研究目标)
1.掌握QuartusII、Modelsim等EDA软件的使用方法并会用硬件语言编程;
2.了解IEEE754浮点数标准的表示方法和运算规则;
3.使用硬件描述语言Verilog HDL或VHDL编写程序实现浮点型除法器,并完成功能仿真。
主要参
考文献
1. 陈冬,李小珉.浮点运算的FPGA实现[J].微计算机信息.2007,23:208-209
2. 周立功.SOPC嵌入式系统基础教程 [M].北京:北京航空航天大学出版社,2006
3. 周立功.SOPC嵌入式系统实验教程(一)[M].北京:北京航空航天大学出版社,2006
4. 刘若珩.双精度浮点运算单元的设计[D].万方硕博论文库,2001
求助各位大哥大姐!我学的是单片机,可选课程设计选了嵌入式,很棘手啊!加上提前就业根本没时间去学校做设计,相信会者不难,谁要是伸把手,兄弟不胜感激。如果有啥要求可以加我Q 744717727 注明(课程设计) 谢谢
- 求救高手课程设计!!嵌入式《浮点除法器的设计》
- Booth除法器设计
- 数字集成电路设计-2-除法器的verilog简单实现
- 数字集成电路设计-2-除法器的verilog简单实现
- 数字集成电路设计-3-除法器的verilog简单实现
- 数字电路设计之恢复余数除法器的verilog实现
- verilog--除法器的简单实现(1)
- 基于FPGA的高效硬件除法器
- 数字集成电路设计-3-除法器的verilog简单实现(续)
- 数字集成电路设计-3-除法器的verilog简单实现(续)
- 数字集成电路设计-9-除法器的verilog简单实现(续2)
- Division (除法器)
- 除法器FPGA实现
- lpm_divide除法器
- [D-X] 限位数对称制2整数 浮点数乘(除)法器
- 实验:《不恢复余数的阵列除法器》
- 一种FPGA整数除法器
- FPGA+Verilog中计时器+数码管设计问题中的除法器和求余器使用问题
- winform导出Excel报表 2
- winrar3.80注册码
- QQ源代码
- 强烈推荐:240多个jQuery插件
- PIM 个人小助手
- 求救高手课程设计!!嵌入式《浮点除法器的设计》
- 初学者,你应当如何学习C++以及编程
- OSGI StartLevel explained and using 启动级别机制和使用
- 关于法国的出货的机子的问题
- 一周学习总结
- 关于公司活动
- C# ASP.Net 多级分类Treeview的实现
- SSH学习笔记之关于struts-spring-hibernate整合配置问
- 4.11编程练习