设计必做

一、设计前期
1、列清楚功能需求点，功能修改点（后续逐个完成和跟踪，用excel表）
2、画好时序图，理清所有可能再coding
3、传输类模块分析清楚需要的时钟频率，评估带宽是否够用
4、分析沟通spec各功能是否够用，好用，是否需要。

二、设计和验证
1、中途一旦修改功能，必须重跑所有pattern仿真确保不影响其他功能
2、每一个修改点，必须仿真确认修改的地方其逻辑和设想一致（看波形是必须的），不能单纯靠最终输出的结果来判定
3、控制复位的信号注意不能有glitch产生（特别组合逻辑产生的，最好用时钟锁存）
4、多比特的置位或复位，确认不能某一个比特的置位或复位阻止了其它位的置位或复位
5、检查清楚跨时钟的信号是否需要同步，同步是否正确
6、数模接口处的控制信号在scan下做好处理（常开或者常关）
7、多智能的仿真环境也必须查看一次波形
8、io_balance需检查全路径是否对，路径是否齐全，三种conner下skew是否满足

三，设计结束前的确认
1、code freeze时确保所有更改已上传
2、code freeze时确保寄存器测试通过，所有功能仿真通过，验证也通过