退耦电容原理--退藕电容的一般配置原则

退耦电容原理：

所谓退耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。
退耦滤波电容的取值通常为 47~200μF ，退耦压差越大时，电容的取值应越大。所谓退耦压差指前后电路网络工作电压之差。

大电容由于容量大，所以体积一般也比较大，且通常使用多层卷绕的方式制作，这就导致了大电容的分布电感比较大（也叫等效串联电感，英文简称 ESL ）。

电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好。而一些小容量电容则刚刚相反，由于容量小，因此体积可以做得很小（缩短了引线，就减小了 ESL ，因为一段导线也可以看成是一个电感的），而且常使用平板电容的结构，这样小容量电容就有很小 ESL这样它就具有了很好的高频性能，但由于容量小的缘故，对低频信号的阻抗大。

所以，如果我们为了让低频、高频信号都可以很好的通过，就采用一个大电容再并上一个小电容的方式。

常使用的小电容为 0.1uF  的瓷片电容，当频率更高时，还可并联更小的电容，例如几 pF ，几百 pF  的。而在数字电路中，一般要给每个芯片的电源引脚上并联一个 0.1uF  的电容到地（这个电容叫做退耦电容，当然也可以理解为电源滤波电容, 越靠近芯片越好），因为在这些地方的信号主要是高频信号，使用较小的电容滤波就可以了。

在电源的输出端并联一个适当的电容，犹如水库的缓冲作用，可以大大减小负载等的波动对电源的影响，这就是退耦作用。在许多地方，类似的方法用得很多，总的说可以稳定某处的电位，让波动成分“ 消化” 在电容之中，别去影响受保护的电路部分。

退藕电容的一般配置原则：

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。这样，电压的波动实际上主要是由于电流的不合理分布引起。但电流的分布不合理主要是由于大量的过孔和隔离带造成的。这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

去耦电容配置的一般原则如下：

● 电源输入端跨接一个 10～100uF 的电解电容器，如果印制电路板的位置允许，采用 100uF 以上的电解电容器的抗干扰效果会更好。

● 为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每 4～10 个芯片配置一个 1～10uF 钽电解电容器，这种器件的高频阻抗特别小，在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小（0.5uA 以下）。

● 对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。

● 去耦电容的引线不能过长，特别是高频旁路电容不能带引线。

● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C 取 2.2 ~ 47UF。

● CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

● 设计时应确定使用高频低频中频三种去耦电容，中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47-1000uF和470-3300uF；

高频电容计算为: C=P/V*V*F。

● 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电时，外壳要接地。

配置电容的经验：

好的高频去耦电容可以去除高到 1GHZ 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为 0.1uf 的去耦电容有 5nH 分布电感，它的并行共振频率大约在 7MHz左右，也就是说对于 10MHz 以下的噪声有较好的去耦作用，对 40MHz以上的噪声几乎不起作用。1uf，10uf 电容，并行共振频率在 20MHz 以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个 1uf 或 10uf 的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每 10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选 10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。 去耦电容值的选取并不严格，可按 C=1/f 计算；即 10MHz取 0.1uf。由于不论使用怎样的电源分配方案，整个系统会产生足够导致问题发生的噪声，额外的过滤措施是必需的。这一任务由旁路电容完成。一般来说，一个 1uf-10uf 的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个 0.01uf-0.1uf 的电容。旁路电容就是过滤器。放在电源接入端的大电容（约 10uf）用来过滤板子产生的低频（比如 60hz 线路频率）。板上工作中的设备产生的噪声会产生从 100mhz 到更高频率间的合共振（harmonics）。每个芯片间都要放置旁路电容，这些电容比较小，大约 0.1u 左右。