【Vivado】学习笔记(1)
来源:互联网 发布:部落冲突野猪数据大全 编辑:程序博客网 时间:2024/05/29 19:12
刚刚接触嵌入式,有许多东西不明白为什么,先记下步骤,以后才慢慢探究为什么。
- 创建项目
- 新建项目
- 创建块设计
- 开始综合项目
- 生成比特流文件
- 创建BSP板级支持包
- 在开发板上调试程序
创建项目
- IDE版本:2017.1
新建项目
点击File->New Project。接着就会弹出下面的对话框。点击Next。
填写项目名称后点击Next。
选择RTL Project,然后点击next。
添加资源。(暂时不清楚怎么用)
添加约束?(暂时不清楚怎么用)
选择处理器型号?
创建块设计
点击左侧的Create Block Design。
输入块设计名称。
添加ZYNQ处理器IP
双击添加的ZYNQ处理器打开配置对话框。
加载ZYNQ处理器配置文件并检查配置是否正确。
添加GPIO的IP,修改IP的名称。
双击IP配置GPIO的属性(方向、位宽、初始值)。这个因为是控制LED的IO,只有输出,所以勾了All Outputs,而且因为同时控制LED灯和七段数码管,所以要把Enable Dual Channel勾选了下面的GPIO 2才能用。
这个是四个按键的GPIO,同理,只有输入,所以勾了All Inputs。要把Enable Interrupt勾了才能使用中断。
将ZYNQ处理器的DDR接口引脚和其他固定引脚引出到芯片外部引脚上。
自动连接。
重新布局。
更改引脚名称。
根据模块设计生成HDL的顶层文件。
开始综合项目
点击左侧的Run Synthesis。
等待右上角的状态变为Ready后,打开综合后的设计。
打开I/O Ports窗口。
设置引脚电平参数。
根据原理图指定外部引脚的芯片管脚编号。
保存约束文件。
生成比特流文件
点击左侧的Generate Bitstream。
等待右上角的状态变为Ready后,打开综合后的设计
输出硬件说明文件。要勾选Include Bitstream。
点击File->Launch SDK,打开SDK。
创建BSP板级支持包
新建一个BSP。
输入项目名称。
导入一个例子。
在开发板上调试程序
将开发板连接到电脑。点击SDK上的Program FPGA按钮,将Bit流文件下载到FPGA中。
等待进度条完成。
在线调试源文件。
调试过程省略。
阅读全文
0 0
- 【Vivado】学习笔记(1)
- Vivado HLS 学习笔记(一)
- vivado学习笔记2
- vivado学习实验4笔记
- vivado学习实验5笔记
- vivado学习实验6笔记
- Vivado System Generator学习笔记
- Vivado学习日记1
- vivado笔记
- vivado笔记
- vivado笔记
- 3.Zedboard学习笔记之(三)安装vivado并获取license
- Xilinx火龙果学习笔记(2)---vivado工程搭建
- vivado error 使用笔记
- Vivado自学笔记
- vivado(1)——创建工程
- (电工基地笔记)介绍用Vivado制作FPGA工程
- (电工基地笔记)Vivado固化至SPI Flash
- 用C++创建快捷方式
- 全连接神经网络 python实现
- 在CentOS 7.2下升级gcc编译器的版本
- 在CentOS 7.2下升级gcc编译器的版本
- 在CentOS 7.2下升级gcc编译器的版本
- 【Vivado】学习笔记(1)
- java中带有package的java源文件在cmd下得运行
- Python3 多线程
- 51nod 1205 流水线调度(Johnson规则)
- iOS 简单而粗暴的说一说内存管理
- Java集合类面试题
- C++学习笔记 C_1
- Win10 + VS2017 Enterprise下配置openssl
- hexo+github搭建个人博客