STM32标准外设库函数SetSysClockTo72(void)

来源：互联网发布：小智淘宝店叫什么编辑：程序博客网时间：2024/05/22 09:01

在http://blog.csdn.net/qq_29344757/article/details/73479924文章中介绍了STM32的时钟体系，现在以STM32标准外设库SetSysClockTo72()函数为例，介绍关于RCC的编程。

有了前面文章的基础，学习RCC已经不再那么艰难枯燥了，至少我是这么觉得的。SetSysClockTo72(void)函数是我们使用外设库时默认的系统时钟设置函数。
这里写图片描述
如上图的标注，该函数最核心的功能也就是设置这5点，
(1) 设置HCLK，HCLK = SYSCLK
(2) 设置PCLK2，PCLK2 = HCLK
(3) 设置PCLK1，PCLK1 = HCLK / 2
(4) 设置PLL时钟来源及PLL倍频因数
(5) 选择PLL作为系统时钟源，即PLLCLK = SYSCLK
一般情况下，系统使用HSE时钟源，然后HSE经过PLL倍频后作为系统时钟。通常的配置是HSE = 8M，PLL的倍频因数为9，那么系统时钟SYSCLK = 8M * 9 = 72MHz，由此推导，HCLK = PCLK2 = 72MHz，PCLK1 = 36MHz。
PCLK2属于高速的总线时钟，片上高速的外设就挂载到这条总线上的，如全部的GPIO、SPI1、USART1等：
这里写图片描述

如下代码是摘自标准外设库文件system_stm32f10x.c，且将互联型相关的代码删除。该函数直接操作寄存器，有关寄存器操作需要参照《STM32中文参考手册_V10.pdf》相关章节。
程序流程为：
(1) 开启HSE，等待HSE稳定
(2) 设置APB2、APB1、AHB分频系数
(3) 设置PLL的时钟来源和PLL的倍频系数
(4) 开启PLL，等待PLL稳定
(5) 读取时钟切换状态，确保PLLCLK被选为系统时钟

static void SetSysClockTo72(void){    __IO uint32_t StartUpCounter = 0, HSEStatus = 0;    //1.使能HSE    RCC->CR |= ((uint32_t)RCC_CR_HSEON);    //等待HSE稳定，StartUpCounter用于超时处理判断标志    do    {        HSEStatus = RCC->CR & RCC_CR_HSERDY;        StartUpCounter++;      } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));    //若HSE稳定，HSEStatus = 0x01    if ((RCC->CR & RCC_CR_HSERDY) != RESET)    {        HSEStatus = (uint32_t)0x01;    }    else    //HSE超时了还没稳定    {        HSEStatus = (uint32_t)0x00;    }      //2. HSE启动成功    if (HSEStatus == (uint32_t)0x01)    {        //使能flash预存储缓冲区，flash设置相关        FLASH->ACR |= FLASH_ACR_PRFTBE;         FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);        FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;            //不分频SYSCLK, HCLK = SYSCLK        RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;        //不分频HCLK, PCLK2 = HCLK        RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;        //2分频HCLK, PCLK1 = HCLK / 2        RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;        //3. 设置PLL时钟来源、PLL倍频因素为9，即PLLCLK等于8M * 9 = 72M        RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |                                            RCC_CFGR_PLLMULL));        RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);        //4. 使能PLL        RCC->CR |= RCC_CR_PLLON;        //等待PLL稳定        while((RCC->CR & RCC_CR_PLLRDY) == 0);        //5. 选择PLL作为系统时钟源        RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));        RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;            //读取时钟切换状态成功标志位        while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08);    }    else    {        //HSE启动失败，用户可以编程作出提示    }}

阅读全文

0 0