FPGA作业3：ROM的读取

1.点击file-new project wizard新建工程，工程名字为“lab6”，然后next-next，选择cyclone旗下的EP3C16F484芯片，点击next,,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file，输入程序代码，以“lab6.v”的名字保存，如图所示：




然后右键“lab6.v”，选择“create symbol files for current file”为工程创建符号。
3.点击file-new新建bdf文件，选择器件连接，并以“lab6.bdf”的名字保存，如图：

4.将已准备好的文本文档（pin引脚文件）通过assignments-import assignments导入到工程中，并点击assignments-pins查看引脚分布，如图所示：

5.然后点击project-set as top.level entity将其设置为顶层文件，再点击processing-start-start analysis and synthesis进行初步编译，然后打开RTL文件，观看结果，如图：





再点击processing-start进行编译，编译结果如图示：

6.新建SingnalTAP文件，设置时钟信号，如图所示：


7.将DE0开发板与电脑相连接，将生成的sof文件下载到开发板上，点击start下载，如图所示：

下载后的实物图如下：