Xilinx 7 Series FPGA时钟网络的区别(BUFG,BUFGR,BUFIO)
来源:互联网 发布:pycharm安装教程linux 编辑:程序博客网 时间:2024/06/07 19:31
当Xilinx 7Series FPGA中,存在3种主要的时钟网络:BUFG,BUFR,BUFIO以及他们所衍生出的各种变种。那么他们有什么主要特点和区别呢?
BUFIO是IO时钟网络,顾名思义,它只能驱动IO Block里面的逻辑,不能驱动CLB里面的LUT,REG等逻辑。BUFIO可以被如下节点驱动:
1、SRCCs and MRCCs in the same clockregion
2、MRCCs in an adjacent clock regionusing BUFMRs
3、MMCMs clock outputs 0-3 driving theHPC in the same clock region
BUFR是regional时钟网络,顾名思义,它的驱动范围只能局限在一个clock region的逻辑,但是它可以同时驱动IO和内部逻辑。BUFR可以被如下节点所驱动:
1、所有能驱动BUFIO的节点
2、MMCMs clock outputs 0-3
3、General interconnect
BUFIO和BUFR的主要区别可以用下图概括:
BUFG是全局时钟网络,这个大家最熟悉了,它可以驱动所有的IO和逻辑,并且可以被Transceiver所驱动。
那既然有BUFG了还需要BUFR做什么呢?
BUFR相比BUFG的最大优势是skew和功耗都比较小,在源同步的设计中,这一点也是很关键的。
阅读全文
0 0
- Xilinx 7 Series FPGA时钟网络的区别(BUFG,BUFGR,BUFIO)
- Xilinx 7 Series FPGA时钟网络的区别(BUFG,BUFGR,BUFIO)以及ISE实现流程软件工作内容
- 【Xilinx】【Spartan6】BUFG网络上的时钟信号如何通过普通IO输出
- FPGA基础知识4(FPGA DCM时钟管理单元的理解--BUFG SKEW)
- Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
- Xilinx 7series FPGA SelectIO资源--ODDR
- Xilinx FPGA 学习笔记——原语 BUFIO 的理解
- Xilinx FPGA 学习笔记——原语 BUFIO 的理解
- XILINX FPGA时钟资源
- [转] 与全局时钟资源相关的Xilinx原语:BUFG, IBUFG, DCM
- Xilinx FPGA 学习笔记一-chipscope 无法观察信号 BUFG
- 将BUFG上的时钟信号通过FPGA的普通IO输出
- 将BUFG上的时钟信号通过FPGA的普通IO输出
- 将BUFG上的时钟信号通过FPGA的普通IO输出
- Xilinx FPGA器件中时钟资源的说明以及使用
- Xilinx与Altera的FPGA区别
- 关于FPGA的BUFG的问答
- Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
- vue.js关于Object.defineProperty的利用原理
- 迪米特法则
- Mysql学习总结(50)——Oracle,mysql和SQL Server的区别
- 第十三周项目1(2)
- 答:那些深度学习《面试》你可能需要知道的
- Xilinx 7 Series FPGA时钟网络的区别(BUFG,BUFGR,BUFIO)
- go工具
- Python中的生成器和协程
- 什么是设计模式
- 内部类与异常类:实验1
- Java 线程锁机制 -Synchronized Lock 互斥锁 读写锁
- linux配置jdk
- 使用Arduino开发板制作自动空调温度控制器
- ubuntu下安装vscode并配置anaconda