FPGA中LUT设计
来源:互联网 发布:淘宝达人怎么介绍自己 编辑:程序博客网 时间:2024/05/17 23:22
在FPGA中,实现逻辑的基本单元是查找表(LUT)而非基本门电路。目前的FPGA中,单一LE或者Cell通常能实现至少4输入查找表的逻辑功能。
4输入查找表可以看成是具有4位地址1位数据的存储器,能够存储16bit数据,这也是LUT能被用于组建分布式RAM的原因。
如果要构成一个6输入1输出MUX,可以通过两片4输入查找表级联,也可直接用一片完整的6输入查找表,两片4输入的查找表的存储容量是32,而一片完整的6输入查找表的存储容量是64;若使用6输入查找表(存储容量为64)实现4输入(存储容量为16)的逻辑功能,则浪费了75%的存储容量。也就是说,采用较少输入的查找表实现较多输入查找表的功能,在面积上有更高的利用率。
但是并非只需要考虑面积利用率,还应考虑到时序和布线问题,按照输入越少面积利用率越高的说法,岂不是2输入查找表更具有优势?但是各个FPGA厂商都不提供2输入查找表,因为如果FPGA都以2输入查找表为基本逻辑单元,那么实际应用中,几乎所有的逻辑都需要查找表级联实现,但是FPGA中的布线资源并不足以支撑这样的设计,同时,这样的设计也将导致时序问题。
因此,使用多少输入作为基本的查找表是一个重要的问题,目前在一般的FPGA中,为了平衡查找表扩展和面积使用率,4输入查找表受到广泛应用;在复杂的FPGA中,可能采用混合查找表,比如同时使用3输入和4输入。
阅读全文
0 0
- FPGA中LUT设计
- LUT..FPGA查找表
- FPGA组合逻辑部件LUT的基本原理
- FPGA组合逻辑部件LUT的基本原理
- LUT
- FPGA第二篇:查找表结构(LUT)
- FPGA基础知识0(查找表LUT和编程方式)
- FPGA设计中关键问题的研究
- FPGA设计中关键问题的研究
- FPGA设计中关键问题的研究
- FPGA设计中关键问题的研究
- FPGA设计中若干关键问题
- FPGA+CPLD中常见模块设计
- 教你使用ISE/ Viavado查看FPGA的LUT是怎么实现逻辑功能
- Matlab中Lut原理及对线段端点的检测
- 再谈OpenCV中查询表lookup table的LUT函数
- OpenCV中查找表修改像素与LUT用法
- Opencv2中LUT函数操作(颜色空间缩减)
- html超链接的4种状态
- react+webapck多页面(multipage)程序
- rsync命令与scp命令,实时文件同步。
- Leetcode 547. Friend Circles [Medium]
- oracle12c下简单使用expdp&impdp
- FPGA中LUT设计
- 怎么安装和配置jdk
- 查看MySQL库、表所占磁盘空间大小
- Android studio的build.gradle的dependency的版本号后面的‘+’加号
- 【Freemark】-基本数据类型
- 数据结构学习-线性表-链表的代码实现
- 信息管理系统首页
- 算法图解的快速排序
- 排序:简单排序-归并