非隔离开关电源的PCB布局考虑---凯利讯半导体

　　简介

　　当您首次启动原型电源板时，最好的消息是，它不仅能够正常工作，而且还能安静凉爽。不幸的是，这并不总是发生。

　　开关电源的一个常见问题是“不稳定的”开关波形。有时，波形抖动如此明显，以致于可以从磁性组件听到可听见的噪声。如果问题与印刷电路板(PCB)布局有关，确定原因可能很困难。这就是为什么在开关电源设计初期适当的PCB布局非常关键。它的重要性不能被夸大。

　　电源设计人员是最了解最终产品内的技术细节和供电功能要求的人。他或她应该从一开始就与关键供应布局的PCB布局设计师密切合作。

　　良好的布局设计优化了电源效率，缓解了热应力，最重要的是最大限度地减少了线路和元件之间的噪声和相互作用。为了实现这些目标，设计人员必须了解开关电源中的电流传导路径和信号流。以下讨论介绍了适用于非隔离式开关电源的正确布局设计的设计注意事项。

　　计划布局

　　系统板电源的位置

　　对于大型系统板上的嵌入式DC / DC电源，电源输出应靠近负载设备，以使互连阻抗最小， PCB走线，以实现最佳的电压调节，负载瞬态响应和系统效率。如果采用强制风冷，则电源应靠近冷却风扇或具有良好的气流来限制热应力。

　　此外，电感器，电解电容器等大型无源元件不应阻碍气流流向薄型表面贴装型半导体元器件，如功率MOSFET，PWM控制器等。为防止开关噪声扰乱其他模拟信号系统，如果可能的话避免在电源下面布置敏感信号线。否则，需要在电源层和小信号层之间的内部接地层进行屏蔽。

　　有必要指出的是，这个供电位置和电路板房地产计划应该在系统的早期设计/计划阶段完成。不幸的是，有时人们首先关注大系统板上的其他更“重要”或“激动人心”的电路。如果电源管理/供电是最后一个想法，并且被降级到电路板上留下的任何空间，这当然不能确保电源设计的高效和可靠。

　　层的布置

　　在多层PCB板上，非常希望将DC接地或DC输入或输出电压层置于高电流功率组件层和敏感小信号迹线层之间。接地和/或直流电压层提供交流接地以屏蔽来自有噪声的功率迹线和功率组件的小信号迹线。

　　一般而言，多层PCB的接地或直流电压平面不应分段。如果分割是不可避免的，那么这些平面中迹线的数量和长度必须最小化。走线也应该与高电流流动方向一致，以减小冲击。

　　图1a和1c提供了用于开关电源的6层和4层PCB板的不希望的层布置的示例。在这些例子中，小信号层夹在高电流功率层和接地层之间。这些配置增加了高电流/电压功率层和小模拟信号层之间的电容噪声耦合。为了最小化噪声耦合，图1b和1d示出了用于4层和6层PCB设计的期望的层布置的示例。

　　

　　图1. 6层和4层PCB的期望和不期望的层布置

　　在这两个例子中，小信号层被地层屏蔽。始终在外部功率级层旁边有一个接地层是很重要的。最后，为了使PCB传导损耗和热阻抗最小化，外部高电流功率层也需要厚的铜。

　　功率级元件布局

　　开关电源电路可分为功率级电路和小信号控制电路。功率级电路包括传导高电流的组件。一般来说，这些组件应该放在第一位。小信号控制电路随后被放置在布局中的特定位置。在本节中，我们将讨论功率级元件的布局。

　　连续和脉动电流路径 - 最小化高di / dt环路中的电感(热环路)

　　大电流走线应该短而宽，以减少PCB电感，电阻和电压降。这对于具有高di / dt脉动电流的迹线尤其重要。图2标识了同步降压转换器中的连续电流和脉动电流路径。

　　

　　图2.同步降压转换器的连续和脉动电流路径

　　实线表示连续电流路径，而虚线表示脉动(切换)电流路径。脉动电流路径包括连接到输入去耦陶瓷电容器C HF，顶部控制FET Q T，底部同步FET Q B以及可选的并联肖特基二极管的迹线。

　　图3a显示了这些高di / dt电流路径中的寄生PCB电感。由于寄生电感，脉动电流路径不仅辐射磁场，还会在PCB走线和MOSFET上产生高压振铃和尖峰。为了使PCB电感最小，这个脉动电流回路(热回路)应该布置成具有最小的圆周并且由短而宽的走线组成。

　　

　　

　　图3.最小化同步降压转换器中的高di / dt环路面积。(a)高di / dt回路(热回路)及其寄生PCB电感器，(b)布局示例

　　高频去耦电容C HF应该是一个0.1μF到10μF的X5R或X7R介质陶瓷电容器，具有非常低的ESL和ESR。较高电容的电介质(例如Y5V)可以允许在电压和温度下的电容的大幅降低。因此，这种电容器对于C HF不是优选的。

　　图3b提供了降压转换器中的临界脉动电流回路(热回路)的布局示例。为了限制电阻压降和过孔的数量，功率元件应该放置在电路板的同一侧，电源走线在同一层上。当需要将电源走线路由到另一层时，请选择连续电流路径中的走线。当使用过孔连接高电流环路中的PCB层时，应使用多个过孔来最小化过孔阻抗。

　　类似地，图4显示升压转换器中的连续和脉动电流回路(热回路)。在这种情况下，高频陶瓷电容器C HF应该放在靠近MOSFET Q B和升压二极管D 的输出端。

　　

　　图4.升压转换器的连续和脉动电流路径

　　开关，Q B，整流二极管D和高频输出电容C HF形成的回路必须最小化。图5显示了升压转换器中脉动电流回路的布局示例。

　　

　　

　　图5.最小化升压转换器中的高di / dt环路面积。(a)高di / dt回路(热回路)及其寄生PCB电感，(b)布局示例

　　为了强调去耦电容C HF的重要性，图6和图7提供了同步降压电路的实际示例。图6a显示了采用LTC3729 2相单V OUT控制器IC的双相12V IN 至2.5V OUT / 30A最大同步降压电源的布局。如图6a所示，开关节点SW1和SW2以及输出电感电流iLF1波形在空载情况下是稳定的。但如果负载电流增加到13A以上，则SW1节点波形开始丢失周期。更高的负载电流使问题变得更糟。

　　LTC3729

　　2相，单V

　　

　　

　　

　　图6.具有噪声问题的两相2.5V / 30A输出降压转换器的示例 (a)布局，(b)在IOUT = 0A时切换波形，(c)在IOUT = 13.3A时切换波形

　　图7显示，在每个通道的输入端添加一个1μF高频陶瓷电容器解决了这个问题。它分离和最小化每个通道的热循环区域。即使最大负载电流高达30A，开关波形也是稳定的。

　　

　　

　　

　　图7.添加两个1μF高频输入电容器解决了这个问题。(a)增加电容的布局，(b)在IOUT = 0A时切换波形，(c)在IOUT = 30A时切换波形

　　隔离和最小化高dv / dt开关面积

　　在图2和图4中，SW节点电压在V IN(或V OUT)和地之间以高dv / dt速率摆动。该节点富含高频噪声成分，是EMI噪声的强烈来源。为了最小化SW节点和其他噪声敏感迹线之间的耦合电容，SW铜区域应该被最小化。

　　但是，另一方面，为了传导高电感电流并为功率MOSFET提供散热片，SW节点的PCB面积不能太小。通常最好在SW节点下面放置一个接地铜区域，以提供额外的屏蔽。

　　足够的铜面积来限制功率元件热应力

　　在没有外部散热器的设计中，对于表面安装的功率MOSFET和电感器，需要有足够的铜面积作为散热器。对于直流电压节点，如输入/输出电压和电源地，最好使铜面积尽可能大。

　　多个过孔有助于进一步减少热应力。对于高dv / dt SW节点，SW节点铜区的适当尺寸是在使dv​​ / dt相关噪声最小化并为MOSFET提供良好散热能力之间的设计权衡。

　　尽量减小阻抗的功率器件的正确的焊盘图案

　　注意功率器件(如低ESR电容器，MOSFET，二极管和电感器)的焊盘(或焊盘)图形非常重要。图8a和8b分别示出了不期望的和期望的功率分量焊盘图案的例子。

　　

　　

　　图8.功率器件的理想和不需要的焊盘图 (a)不正确地使用功率元件垫片的散热，(b)功率元件的推荐的焊盘图案

　　如图8b所示，对于去耦电容，正负通孔对应尽量靠近，以尽量减小PCB有效串联电感(ESL)。这对ESL较低的电容器特别有效。大值低ESR电容器通常更昂贵。不正确的土地格局和不良路线可能会降低其性能，从而增加整体成本。一般而言，期望的焊盘图案减少了PCB噪声，降低了热阻抗，并且使高电流元件的走线阻抗和电压降最小化。

　　如图8a​​所示，大电流功率器件布局中的一个常见错误是散热焊盘图案的不当使用。不必要的使用散热焊盘图案增加了功率元件的互连阻抗。这导致较高的功率损耗，并降低了低ESR电容器的解耦效应。如果使用过孔来传导大电流，则必须使用足够数量的过孔以最小化通路阻抗。同样的，散热器不应该用于那些过孔。

　　输入电流在电源中的分离

　　图9显示了一个具有多个共享同一输入电压轨的板载开关电源的应用。当这些电源彼此不同步时，必须将输入电流走线分开，以避免不同电源之间的公共阻抗噪声耦合。每个电源都有本地输入去耦电容并不重要。

　　

　　

　　图9.分离电源中的输入电流路径

　　PolyPhase®，单输出转换器

　　对于PolyPhase单输出转换器，尝试在每个相位上使用对称布局。这有助于平衡热应力。

　　布局设计示例 - 1.2V / 40A双相降压转换器

　　图10提供了使用多相电流模式降压控制器LTC3855 的4.5V至14V IN至1.2V / 40A最大双相同步降压转换器的设计示例。在PCB布局开始之前，一个好的做法是突出显示高电流走线，嘈杂的高dv / dt走线和不同颜色的敏感小信号走线的示意图，以便PCB设计人员了解这些走线之间的差异。

　　LTC3855

　　。在PCB布局开始之前，一个好的做法是突出显示高电流走线，嘈杂的高dv / dt走线和不同颜色的敏感小信号走线的示意图，以便PCB设计人员了解这些走线之间的差异。

　　

　　图10.双相1.2V / 40A最大LTC3855降压转换器

　　图11显示了该1.5V / 40A电源的功率器件层的功率级布局示例。在这个图中，Q T是顶端控制MOSFET，Q B是底端同步FET。一个可选性Q 乙足迹被添加为更加输出电流。功率器件层正下方放置一个固体电源接地层。

　　

　　图11.双相单VOUT降压转换器功率级布局示例

　　控制电路布局控制电路的

　　位置

　　控制电路应远离噪声交换铜区域。控制电路最好靠近降压转换器的V OUT +侧，靠近升压转换器的V IN +侧，电源走线连续电流。

　　如果空间允许的话，将控制IC与功率MOSFET和电感器放置在一个很小的距离(0.5-1“)，这些距离是嘈杂和热的，但是如果空间的限制迫使控制器靠近功率MOSFET和电感器，必须注意将控制电路与地平面或迹线隔离。

　　信号接地和电源接地

　　的分离控制电路应该有一个独立的信号(模拟)接地岛。如果控制器IC上有独立的信号地(SGND)和电源地(PGND)引脚，则应分别布线。对于集成MOSFET驱动器的控制器IC，IC引脚的小信号部分应使用SGND，如图12所示。

　　

　　图12.控制器IC的去耦电容和接地分离

　　在SGND和PGND之间只需要一个连接点。将SGND返回到PGND平面的清洁点是可取的。两个接地点可以通过连接控制器IC下方的两个接地线来完成。图12显示了LTC3855电源的首选接地隔离。在这个例子中，IC有一个裸露的GND焊盘。它应该被焊接到PCB以最小化电阻抗和热阻抗。应该在这个GND焊盘区域放置多个过孔。

　　LTC3855

　　供应。在这个例子中，IC有一个裸露的GND焊盘。它应该被焊接到PCB以减少电阻抗和热阻抗。应该在这个GND焊盘区域放置多个过孔。

　　控制器IC

　　的去耦电容控制器IC的去耦电容应靠近其引脚。为了最小化连接阻抗，最好将去耦电容直接连接到引脚而不使用过孔。如图12所示，以下LTC3855引脚的去耦电容应位于紧密的位置：电流检测引脚，SENSE + / SENSE -，补偿引脚I TH，信号地引脚SGND，反馈分压引脚FB，IC V CC电压引脚，INTV CC和电源地引脚PGND。

　　LTC3855

　　引脚应该有他们的去耦电容紧密地位于：电流感应引脚SENSE

　　最小化回路区域和串扰

　　分开的噪声迹线和敏感迹线

　　两个或更多的相邻导体可以电容耦合。一根导线上的高dv / dt电压变化将通过寄生电容将电流耦合到另一根导线上。为了减少从功率级到控制电路的噪声耦合，有必要将噪声开关走线远离敏感的小信号走线。如果可能的话，将不同层上的嘈杂的痕迹和敏感的痕迹放在一个内部的接地层上进行噪声屏蔽。

　　对于LTC3855控制器，以下引脚具有较高的dv / dt开关电压：FET驱动器TG，BG，SW和BOOST。以下引脚连接到最敏感的小信号节点：SENSE + / SENSE -，FB，I TH和SGND。如果这些敏感信号走线接近高dv / dt节点，则必须在这些信号走线和高dv / dt走线之间插入接地走线或接地层，以屏蔽噪声。

　　LTC3855

　　控制器，以下引脚具有较高的dv / dt开关电压：FET驱动器TG，BG，SW和BOOST。以下引脚连接到最敏感的小信号节点：SENSE

　　栅极驱动器迹

　　线为了使栅极驱动器路径中的阻抗最小化，希望使用短而宽的走线来路由选通驱动器信号。如图13所示，顶部FET驱动器迹线TG和SW应该以最小回路面积一起布线，以尽量减小电感和高dv / dt噪声。类似地，底部FET驱动器迹线BG应该接近PGND迹线。

　　

　　图13. MOSFET的栅极驱动器走线路由

　　如果将PGND层置于BG轨迹下方，则底部FET的AC接地返回电流将自动耦合在靠近BG轨迹的路径中。交流电流流向哪里找到最小的回路/阻抗。在这种情况下，不需要底栅驱动器的单独PGND返回轨迹。最好尽量减少栅极驱动器走线的层数。这可以防止栅极噪声传播到其他层。

　　电流感测迹线和电压感测迹线

　　在所有的小信号迹线中，电流感测迹线对噪声最为敏感。电流检测信号幅度通常小于100mV，与噪声幅度相当。在LTC3855为例，其SENSE + / SENSE -迹线应该与最小间隔(开尔文检测)平行进行路由，以尽量减少拾取的di / dt有关的噪声的机会，如图14。

　　LTC3855

　　例如，它的SENSE

　　

　　

　　图14.电流检测的开尔文检测(a)RSENSE，和(b)电感DCR检测

　　另外，电流检测线路的滤波电阻和电容应尽可能靠近IC引脚放置。这提供了最有效的过滤情况下，噪声被注入长感线。如果电感DCR电流感测与R / C网络一起使用，则DCR感测电阻R应该靠近电感，而DCR感测电容C应该靠近IC。

　　如果在走线的返回路径中使用通孔SENSE -，则此通路不应接触另一个内部V OUT +层。否则，该通路可能传导大的V OUT +电流，并且由此产生的电压降可能使电流感测信号失真。避免在噪声开关节点(TG，BG，SW，BOOST走线)附近布线电流感应线。如果可能的话，将电流感测线路与具有功率级迹线的层之间的接地层。

　　如果控制器IC具有差分电压遥感引脚，则使用分开的迹线用于具有开尔文传感连接的正向和负向遥感迹线。

　　走线宽度选择

　　电流水平和噪声灵敏度是特定控制器引脚独有的。因此，需要为不同的信号选择特定的走线宽度。一般来说，小信号网络可以很窄，并且布线宽度为10到15密耳。大电流网络(栅极驱动，V CC和PGND)应该用短而宽的走线布线。这些网的推荐宽度至少为20密耳。

　　总结

　　电源设计布局清单

　　为了总结本文中的布局设计讨论，表1提供了一个图10所示的双相LTC3855电源的清单示例。使用这样的清单将有助于设计人员确保结果良好电源设计。

　　LTC3855

　　电源如图10所示。使用这种检查清单将有助于设计人员确保结果是一个良好的电源设计。

　　简介

　　当您首次启动原型电源板时，最好的消息是，它不仅能够正常工作，而且还能安静凉爽。不幸的是，这并不总是发生。

　　开关电源的一个常见问题是“不稳定的”开关波形。有时，波形抖动如此明显，以致于可以从磁性组件听到可听见的噪声。如果问题与印刷电路板(PCB)布局有关，确定原因可能很困难。这就是为什么在开关电源设计初期适当的PCB布局非常关键。它的重要性不能被夸大。

　　电源设计人员是最了解最终产品内的技术细节和供电功能要求的人。他或她应该从一开始就与关键供应布局的PCB布局设计师密切合作。

　　良好的布局设计优化了电源效率，缓解了热应力，最重要的是最大限度地减少了线路和元件之间的噪声和相互作用。为了实现这些目标，设计人员必须了解开关电源中的电流传导路径和信号流。以下讨论介绍了适用于非隔离式开关电源的正确布局设计的设计注意事项。

　　计划布局

　　系统板电源的位置

　　对于大型系统板上的嵌入式DC / DC电源，电源输出应靠近负载设备，以使互连阻抗最小， PCB走线，以实现最佳的电压调节，负载瞬态响应和系统效率。如果采用强制风冷，则电源应靠近冷却风扇或具有良好的气流来限制热应力。

　　此外，电感器，电解电容器等大型无源元件不应阻碍气流流向薄型表面贴装型半导体元器件，如功率MOSFET，PWM控制器等。为防止开关噪声扰乱其他模拟信号系统，如果可能的话避免在电源下面布置敏感信号线。否则，需要在电源层和小信号层之间的内部接地层进行屏蔽。

　　有必要指出的是，这个供电位置和电路板房地产计划应该在系统的早期设计/计划阶段完成。不幸的是，有时人们首先关注大系统板上的其他更“重要”或“激动人心”的电路。如果电源管理/供电是最后一个想法，并且被降级到电路板上留下的任何空间，这当然不能确保电源设计的高效和可靠。

　　层的布置

　　在多层PCB板上，非常希望将DC接地或DC输入或输出电压层置于高电流功率组件层和敏感小信号迹线层之间。接地和/或直流电压层提供交流接地以屏蔽来自有噪声的功率迹线和功率组件的小信号迹线。

　　一般而言，多层PCB的接地或直流电压平面不应分段。如果分割是不可避免的，那么这些平面中迹线的数量和长度必须最小化。走线也应该与高电流流动方向一致，以减小冲击。

　　图1a和1c提供了用于开关电源的6层和4层PCB板的不希望的层布置的示例。在这些例子中，小信号层夹在高电流功率层和接地层之间。这些配置增加了高电流/电压功率层和小模拟信号层之间的电容噪声耦合。为了最小化噪声耦合，图1b和1d示出了用于4层和6层PCB设计的期望的层布置的示例。

　　

　　图1. 6层和4层PCB的期望和不期望的层布置

　　在这两个例子中，小信号层被地层屏蔽。始终在外部功率级层旁边有一个接地层是很重要的。最后，为了使PCB传导损耗和热阻抗最小化，外部高电流功率层也需要厚的铜。

　　功率级元件布局

　　开关电源电路可分为功率级电路和小信号控制电路。功率级电路包括传导高电流的组件。一般来说，这些组件应该放在第一位。小信号控制电路随后被放置在布局中的特定位置。在本节中，我们将讨论功率级元件的布局。

　　连续和脉动电流路径 - 最小化高di / dt环路中的电感(热环路)

　　大电流走线应该短而宽，以减少PCB电感，电阻和电压降。这对于具有高di / dt脉动电流的迹线尤其重要。图2标识了同步降压转换器中的连续电流和脉动电流路径。

　　

　　图2.同步降压转换器的连续和脉动电流路径

　　实线表示连续电流路径，而虚线表示脉动(切换)电流路径。脉动电流路径包括连接到输入去耦陶瓷电容器C HF，顶部控制FET Q T，底部同步FET Q B以及可选的并联肖特基二极管的迹线。

　　图3a显示了这些高di / dt电流路径中的寄生PCB电感。由于寄生电感，脉动电流路径不仅辐射磁场，还会在PCB走线和MOSFET上产生高压振铃和尖峰。为了使PCB电感最小，这个脉动电流回路(热回路)应该布置成具有最小的圆周并且由短而宽的走线组成。

　　

　　

　　图3.最小化同步降压转换器中的高di / dt环路面积。(a)高di / dt回路(热回路)及其寄生PCB电感器，(b)布局示例

　　高频去耦电容C HF应该是一个0.1μF到10μF的X5R或X7R介质陶瓷电容器，具有非常低的ESL和ESR。较高电容的电介质(例如Y5V)可以允许在电压和温度下的电容的大幅降低。因此，这种电容器对于C HF不是优选的。

　　图3b提供了降压转换器中的临界脉动电流回路(热回路)的布局示例。为了限制电阻压降和过孔的数量，功率元件应该放置在电路板的同一侧，电源走线在同一层上。当需要将电源走线路由到另一层时，请选择连续电流路径中的走线。当使用过孔连接高电流环路中的PCB层时，应使用多个过孔来最小化过孔阻抗。

　　类似地，图4显示升压转换器中的连续和脉动电流回路(热回路)。在这种情况下，高频陶瓷电容器C HF应该放在靠近MOSFET Q B和升压二极管D 的输出端。

　　

　　图4.升压转换器的连续和脉动电流路径

　　开关，Q B，整流二极管D和高频输出电容C HF形成的回路必须最小化。图5显示了升压转换器中脉动电流回路的布局示例。

　　

　　

　　图5.最小化升压转换器中的高di / dt环路面积。(a)高di / dt回路(热回路)及其寄生PCB电感，(b)布局示例

　　为了强调去耦电容C HF的重要性，图6和图7提供了同步降压电路的实际示例。图6a显示了采用LTC3729 2相单V OUT控制器IC的双相12V IN 至2.5V OUT / 30A最大同步降压电源的布局。如图6a所示，开关节点SW1和SW2以及输出电感电流iLF1波形在空载情况下是稳定的。但如果负载电流增加到13A以上，则SW1节点波形开始丢失周期。更高的负载电流使问题变得更糟。

　　LTC3729

　　2相，单V

　　

　　

　　

　　图6.具有噪声问题的两相2.5V / 30A输出降压转换器的示例 (a)布局，(b)在IOUT = 0A时切换波形，(c)在IOUT = 13.3A时切换波形

　　图7显示，在每个通道的输入端添加一个1μF高频陶瓷电容器解决了这个问题。它分离和最小化每个通道的热循环区域。即使最大负载电流高达30A，开关波形也是稳定的。

　　

　　

　　

　　图7.添加两个1μF高频输入电容器解决了这个问题。(a)增加电容的布局，(b)在IOUT = 0A时切换波形，(c)在IOUT = 30A时切换波形

　　隔离和最小化高dv / dt开关面积

　　在图2和图4中，SW节点电压在V IN(或V OUT)和地之间以高dv / dt速率摆动。该节点富含高频噪声成分，是EMI噪声的强烈来源。为了最小化SW节点和其他噪声敏感迹线之间的耦合电容，SW铜区域应该被最小化。

　　但是，另一方面，为了传导高电感电流并为功率MOSFET提供散热片，SW节点的PCB面积不能太小。通常最好在SW节点下面放置一个接地铜区域，以提供额外的屏蔽。

　　足够的铜面积来限制功率元件热应力

　　在没有外部散热器的设计中，对于表面安装的功率MOSFET和电感器，需要有足够的铜面积作为散热器。对于直流电压节点，如输入/输出电压和电源地，最好使铜面积尽可能大。

　　多个过孔有助于进一步减少热应力。对于高dv / dt SW节点，SW节点铜区的适当尺寸是在使dv​​ / dt相关噪声最小化并为MOSFET提供良好散热能力之间的设计权衡。

　　尽量减小阻抗的功率器件的正确的焊盘图案

　　注意功率器件(如低ESR电容器，MOSFET，二极管和电感器)的焊盘(或焊盘)图形非常重要。图8a和8b分别示出了不期望的和期望的功率分量焊盘图案的例子。

　　

　　

　　图8.功率器件的理想和不需要的焊盘图 (a)不正确地使用功率元件垫片的散热，(b)功率元件的推荐的焊盘图案

　　如图8b所示，对于去耦电容，正负通孔对应尽量靠近，以尽量减小PCB有效串联电感(ESL)。这对ESL较低的电容器特别有效。大值低ESR电容器通常更昂贵。不正确的土地格局和不良路线可能会降低其性能，从而增加整体成本。一般而言，期望的焊盘图案减少了PCB噪声，降低了热阻抗，并且使高电流元件的走线阻抗和电压降最小化。

　　如图8a​​所示，大电流功率器件布局中的一个常见错误是散热焊盘图案的不当使用。不必要的使用散热焊盘图案增加了功率元件的互连阻抗。这导致较高的功率损耗，并降低了低ESR电容器的解耦效应。如果使用过孔来传导大电流，则必须使用足够数量的过孔以最小化通路阻抗。同样的，散热器不应该用于那些过孔。

　　输入电流在电源中的分离

　　图9显示了一个具有多个共享同一输入电压轨的板载开关电源的应用。当这些电源彼此不同步时，必须将输入电流走线分开，以避免不同电源之间的公共阻抗噪声耦合。每个电源都有本地输入去耦电容并不重要。

　　

　　

　　图9.分离电源中的输入电流路径

　　PolyPhase®，单输出转换器

　　对于PolyPhase单输出转换器，尝试在每个相位上使用对称布局。这有助于平衡热应力。

　　布局设计示例 - 1.2V / 40A双相降压转换器

　　图10提供了使用多相电流模式降压控制器LTC3855 的4.5V至14V IN至1.2V / 40A最大双相同步降压转换器的设计示例。在PCB布局开始之前，一个好的做法是突出显示高电流走线，嘈杂的高dv / dt走线和不同颜色的敏感小信号走线的示意图，以便PCB设计人员了解这些走线之间的差异。

　　LTC3855

　　。在PCB布局开始之前，一个好的做法是突出显示高电流走线，嘈杂的高dv / dt走线和不同颜色的敏感小信号走线的示意图，以便PCB设计人员了解这些走线之间的差异。

　　

　　图10.双相1.2V / 40A最大LTC3855降压转换器

　　图11显示了该1.5V / 40A电源的功率器件层的功率级布局示例。在这个图中，Q T是顶端控制MOSFET，Q B是底端同步FET。一个可选性Q 乙足迹被添加为更加输出电流。功率器件层正下方放置一个固体电源接地层。

　　

　　图11.双相单VOUT降压转换器功率级布局示例

　　控制电路布局控制电路的

　　位置

　　控制电路应远离噪声交换铜区域。控制电路最好靠近降压转换器的V OUT +侧，靠近升压转换器的V IN +侧，电源走线连续电流。

　　如果空间允许的话，将控制IC与功率MOSFET和电感器放置在一个很小的距离(0.5-1“)，这些距离是嘈杂和热的，但是如果空间的限制迫使控制器靠近功率MOSFET和电感器，必须注意将控制电路与地平面或迹线隔离。

　　信号接地和电源接地

　　的分离控制电路应该有一个独立的信号(模拟)接地岛。如果控制器IC上有独立的信号地(SGND)和电源地(PGND)引脚，则应分别布线。对于集成MOSFET驱动器的控制器IC，IC引脚的小信号部分应使用SGND，如图12所示。

　　

　　图12.控制器IC的去耦电容和接地分离

　　在SGND和PGND之间只需要一个连接点。将SGND返回到PGND平面的清洁点是可取的。两个接地点可以通过连接控制器IC下方的两个接地线来完成。图12显示了LTC3855电源的首选接地隔离。在这个例子中，IC有一个裸露的GND焊盘。它应该被焊接到PCB以最小化电阻抗和热阻抗。应该在这个GND焊盘区域放置多个过孔。

　　LTC3855

　　供应。在这个例子中，IC有一个裸露的GND焊盘。它应该被焊接到PCB以减少电阻抗和热阻抗。应该在这个GND焊盘区域放置多个过孔。

　　控制器IC

　　的去耦电容控制器IC的去耦电容应靠近其引脚。为了最小化连接阻抗，最好将去耦电容直接连接到引脚而不使用过孔。如图12所示，以下LTC3855引脚的去耦电容应位于紧密的位置：电流检测引脚，SENSE + / SENSE -，补偿引脚I TH，信号地引脚SGND，反馈分压引脚FB，IC V CC电压引脚，INTV CC和电源地引脚PGND。

　　LTC3855

　　引脚应该有他们的去耦电容紧密地位于：电流感应引脚SENSE

　　最小化回路区域和串扰

　　分开的噪声迹线和敏感迹线

　　两个或更多的相邻导体可以电容耦合。一根导线上的高dv / dt电压变化将通过寄生电容将电流耦合到另一根导线上。为了减少从功率级到控制电路的噪声耦合，有必要将噪声开关走线远离敏感的小信号走线。如果可能的话，将不同层上的嘈杂的痕迹和敏感的痕迹放在一个内部的接地层上进行噪声屏蔽。

　　对于LTC3855控制器，以下引脚具有较高的dv / dt开关电压：FET驱动器TG，BG，SW和BOOST。以下引脚连接到最敏感的小信号节点：SENSE + / SENSE -，FB，I TH和SGND。如果这些敏感信号走线接近高dv / dt节点，则必须在这些信号走线和高dv / dt走线之间插入接地走线或接地层，以屏蔽噪声。

　　LTC3855

　　控制器，以下引脚具有较高的dv / dt开关电压：FET驱动器TG，BG，SW和BOOST。以下引脚连接到最敏感的小信号节点：SENSE

　　栅极驱动器迹

　　线为了使栅极驱动器路径中的阻抗最小化，希望使用短而宽的走线来路由选通驱动器信号。如图13所示，顶部FET驱动器迹线TG和SW应该以最小回路面积一起布线，以尽量减小电感和高dv / dt噪声。类似地，底部FET驱动器迹线BG应该接近PGND迹线。

　　

　　图13. MOSFET的栅极驱动器走线路由

　　如果将PGND层置于BG轨迹下方，则底部FET的AC接地返回电流将自动耦合在靠近BG轨迹的路径中。交流电流流向哪里找到最小的回路/阻抗。在这种情况下，不需要底栅驱动器的单独PGND返回轨迹。最好尽量减少栅极驱动器走线的层数。这可以防止栅极噪声传播到其他层。

　　电流感测迹线和电压感测迹线

　　在所有的小信号迹线中，电流感测迹线对噪声最为敏感。电流检测信号幅度通常小于100mV，与噪声幅度相当。在LTC3855为例，其SENSE + / SENSE -迹线应该与最小间隔(开尔文检测)平行进行路由，以尽量减少拾取的di / dt有关的噪声的机会，如图14。

　　LTC3855

　　例如，它的SENSE

　　

　　

　　图14.电流检测的开尔文检测(a)RSENSE，和(b)电感DCR检测

　　另外，电流检测线路的滤波电阻和电容应尽可能靠近IC引脚放置。这提供了最有效的过滤情况下，噪声被注入长感线。如果电感DCR电流感测与R / C网络一起使用，则DCR感测电阻R应该靠近电感，而DCR感测电容C应该靠近IC。

　　如果在走线的返回路径中使用通孔SENSE -，则此通路不应接触另一个内部V OUT +层。否则，该通路可能传导大的V OUT +电流，并且由此产生的电压降可能使电流感测信号失真。避免在噪声开关节点(TG，BG，SW，BOOST走线)附近布线电流感应线。如果可能的话，将电流感测线路与具有功率级迹线的层之间的接地层。

　　如果控制器IC具有差分电压遥感引脚，则使用分开的迹线用于具有开尔文传感连接的正向和负向遥感迹线。

　　走线宽度选择

　　电流水平和噪声灵敏度是特定控制器引脚独有的。因此，需要为不同的信号选择特定的走线宽度。一般来说，小信号网络可以很窄，并且布线宽度为10到15密耳。大电流网络(栅极驱动，V CC和PGND)应该用短而宽的走线布线。这些网的推荐宽度至少为20密耳。

　　总结

　　电源设计布局清单

　　为了总结本文中的布局设计讨论，表1提供了一个图10所示的双相LTC3855电源的清单示例。使用这样的清单将有助于设计人员确保结果良好电源设计。

　　LTC3855

　　电源如图10所示。使用这种检查清单将有助于设计人员确保结果是一个良好的电源设计。