Power+DC

Key：整板电源IR-Drop、电流分布密度和热点分布等。

Q:信号翻转速度越来越快，而核心电压却越来越低、消耗的电流越来越大，CPU 核心电压、IO电压、DRAM电压等、DC电源分割种类也越来越多样性，这些种种因素使得电源完整性问题越来越突出，电子产品设计过程充满了挑战。

(http://www.mr-wu.cn/cadence-sigrity-powerdc-introduction/)

**-IR-Drop问题使得电源无法为IC提供足够的电压
— 导致IC工作不正常
电源孤岛瓶颈造成电流密度过高
— 导致介质击穿、电路板故障、甚至起火造成安全事故
连接电源分割平面的过孔via上的电路过大
— 导致过孔故障，造成电源开路
过大的电流密度造成温升过热问题
— 极端情况下造成电路板损坏**

IR Drop

其含义为直流工作时由直流电阻造成的电压降，而此时的压降可直接由 I * R 的乘积得到因而得名。

IR Drop是一个系统级的问题

分析中有时需要考虑封装以及多个子板的整个系统级的PDN网络;
需要优化系统中每个器件的电压容限,确保他们都能正常工作;
有些高端系统的 VRM还带有电压反馈,反馈线的设计需要科学布局才能发挥最大效果

— 电路板长时间温度过高会造成元器件过热，加速老化

各种设计中的不利因素使DC IR Drop问题加剧

1、核心供电电压持续减小:1.2V供电变得司空见惯;2、器件的工作电流持续增大,使 IR Drop也有不断增大的趋势;3、层数变少和高密度布线使电源网络的布线空间受到压缩和限制;4、过孔周围的反焊盘使原来完整的电源平面变得支离破碎;5、越来越复杂的PCB结构使非常有经验的工程师也难以靠手工完成 IR Drop的计算

电阻与电源完整性

(PI)

直流压降(IR Drop)直接与电源分配网络(PDN)上的总电阻成正比;厚平面与实心的过孔有助于减小电阻值;适当的电阻有助于减小谐振

电阻与信号完整性

(SI)

I/O网络的电阻是传输线产生直流损耗的根源;短而宽的走线可以减小电阻

电源平面分割

当今的PCB项目设计，板子上不同电压的分类越来越多，12V、5V、3.3V、2.5V、1.5V等等，为了降低PCB成本，我们不可能针对每个电压等级创建一个对应的完整电源平面，通常的做法是进行电源平面分割。分割的电源平面，再加上大量的通孔via设计，会使的电源平面出现**瓶颈区域**，而如今的IC需求的电流越来越大，当大电流通过一个狭窄区域的时候,通常会产生较大的电流密度,从而导致PCB板局部温度的升高。电源平面上最大的电流密度区域通常称之为电流热点 (Hot Spot),这些电流热点有可能导致严重的热可靠性问题。

设计人员应尽量使板上的电流密度分布均匀,尤其要避免在关键的IC芯片附近和高速的信号走线附近出现电流热点。

铜的导电率每10摄氏度变化4%
— 电导率变化影响DC压降和电路密度

优化 PDN网络中的关键指标

决定PDN层的铜厚找到PDN层能满足IR Drop需求最小的宽度进行快速的 “what if” 分析以比较不同设计的区别发现 PDN网络中的设计隐患找到系统中所有器件过压和欠压的条件指出布线中会引起额外压降的 neck down区域定位布线中会引起热可靠性问题的电流分布的 “hot spots”区域现超出设计指标的 via, bump和ball电流优化 VRM Sense Line的设置对多器件的系统智能选择 VRM sense line的位置 • 安全的增大VRM的输出电压进行最可靠的补偿输出其他系统分析需要的结果创建DC等效电阻模型进行包括 PCB, IC封装和on-chip模型在内的系统级IR Drop分析 • 输出热仿真工具可用的平面和过孔的电流分布文件定量的计算路径中的loop电阻以进行对比分析和correlation研究

高速PCB设计应避免过孔via将参考平面打碎 形成分割槽 造成信号完整性问题

高速信号总线打孔换层时，要尽量减少由Via打孔，把参考平面打烂，形成分隔槽，影响信号的回流路径，造成信号完整性问题。对于高速信号，要保证信号有非常好的回流路径。要保持特征阻抗一致,参考平面完整是非常重要的,参考平面即信号回流平面不能被打断。

因此，要注意PTH孔的间隔(≥ 10 mils) ,以利形成power与GND的通道。采用via错开打孔的方式，避免via打孔区域对于内层的参考平面形成分割槽。