12.09学习计划

别人看到的是你的过去，你应该看到的是自己的潜力。 有梦想就别怕质疑。

1、任务计划

   (1)做完实验预习报告；

  （2）在规定的时间内，按照实验规定达到的标准，做完实验。

2、计划完成度

  （1）这次实验是技术译码显示电路。由于我们实验指导书上是要求使用CD40161,74LS48,以及C4011来设计实验，但是前两组做实验的同学说是用74LS161，74LS00,和74LS00来设计实验。前者是指导书上只给了一部分的资料，也不怎么看得懂；后者是我们在课上学习过的芯片。后来就决定参考学姐的还有同学的实验，把原理弄懂，设计了预习报告。

  （2）这次做实验有点慢啊，是在规定的时间做完了，但是做完也就剩半个小时了，就一个实验做了这么久，心里有点不大舒服。

听了老师的讲解，每一片161设计的时候，让他们能够进行8421BCD码的计数，可以有异步清零和同步置数的方式；两个芯片之间的传递，可以有串行传输和并行传输两种方式。所以设计出来的方案可以有很多种，至少得有8种的。所以这个实验老师让大家自由发挥。

    虽然吧很多人的电路图不可以，就直接照着老师黑板上的电路图连接了。也都做出来了。我觉得我的电路图是没问题的，但是检查了很多遍的连线都没有找出错误。

显示的bug有显示器个位显示0、9就不亮了，将LD置为1之后就好了；

    调整完了之后，显示器的十位一直显示为0，个位从0-9，接着变暗，一直循环。

老师说是个位和十位连接的时候，74LS00的6输出端可以直接接到高4位的CP脉冲信号，中间不需要加非门。还说是CLR有两个输入，会出现选择歧义，不能给它输入高电平（当时这句话没理解）。

    我去掉了这个非门，又给CLR端清了一下零就复位了。74LS48上的个位和十位一直闪烁着00，不变暗不计数也不进位。

    确定了我的电路图是没问题的之后，我就请老师帮忙了。老师通过打表检测出，有一根地线应该显示为低电平的，但是示数有1.8左右，显然误差有点大，就换了根好的线，这样显示屏就不跳了，但是一直是00不会改变。

    老师再一次跟我指出了，同一个输入端，只能接收一个信号的不能加入多个信号。我的两个芯片的CLR端分别接了74LS00的输出端和高电平，显然会给CLR选择出现困难，在显示的时候出现问题。我就明白了“嵌位”这个概念。将CLR连接的高电平去了之后，整个电路就好了，可以从00-99依次循环计数。