HTC595的时序操作序分析
来源:互联网 发布:青铜器 软件 编辑:程序博客网 时间:2024/04/30 05:47
说明:
这是一个通过spi配置芯片595八个引脚的高低电平的输出控制,大大的节约了FPGA的引脚,
在这里fpga需要四根线来配置,用户可以加载许多片595,就看fpga配置成多少bits输出了.16bits就是两片595=2*8腿;32bits=4片*8腿;
在上面的时序图中可以知道
1.OE端子全程为零;
2.srclk时钟周期为80ns;
3.ser从set_data的最低位开始翻译,如下解释:
status_str:(此状态机写的很简练,值得学习哟)
begin
ser <= set_data_d[0];
count <= count + 'd1;
if(count[1:0] == 2'b01)//计数器开始等于1时
begin
set_data_d[30:0] <= set_data_d[31:1];//count每计数四次就实现一次右移操作,然后让ser读零位操作;
end
srclk <= ~count[1];//计数器每增加两个数就开始翻转,即4个clk周期为srclk的一个周期;
if(count == 'd127)//32位数据的传输128/4=32;
Status <= status_over;
end
以下是htc595的dadasheet
一个8bit的
如果16bit
易知通过QH'连接到下一片的SER端子即可;16bit;
阅读全文
0 0
- HTC595的时序操作序分析
- NandFlash的时序分析
- NandFlash的时序分析
- 约束、时序分析的概念
- 典型的时序分析--DM9000
- 串行通讯的时序分析
- 总线的操作时序和操作方式
- LCD驱动分析:时序的分析
- LCD驱动分析(一):时序的分析
- LCD驱动分析(一):时序的分析
- LCD驱动分析(一):时序的分析
- LCD驱动分析(一):时序的分析
- LCD驱动分析(一):时序的分析
- LCD驱动分析(一):时序的分析
- 时序分析
- FIFO的基础和时序分析学习
- FPGA时序分析的一些理解
- 静态时序分析的约束命令
- jsf dataTable修改一行数据的方法
- python初体验
- LED Tube(LED 灯管)常见欧规安规认证测试要求
- oracle的开启和关闭
- Java WebSocket 聊天室Demo
- HTC595的时序操作序分析
- 微信小程序多选框选中后改变样式--自定义图片
- NKOJ 2266 (HNOI 2013)游走(高斯消元+数学期望)
- C#读取Excel表格中数据并返回datatable
- [CentOS7环境搭建](一)VM中安装CentOS7
- 使用cookie保存用户的浏览记录
- 即将到来的Ionic4以及它使用的Stencil会产生什么影响?
- 用友U8 REP实践
- 数据结构实验之排序三:bucket sort