用ncverilog跑仿真时，如何去除对特定路径的timing检查

我们在跑后仿时，有些路径无法可以不做timing check，比如同步器的第一个DFF，因为通常是对异步信号进行同步，同步器的第一个DFF通常可能出现setup或hold违例。

通过以下两种方式可以实现：

    方式1：

    ncverilog -input  aaa.tcheck ...

    aaa.tcheck文件中：

    tcheck -off   u_top.syna_d1_reg

     tcheck -off   u_top.synb_d1_reg

    ...

    run

    (若不加run，则ncsim在执行完所有的tcheck指令后自动停止了）

    方式2：

    ncverilog -tfile   aaa.tcheck ...

     aaa.tcheck文件中：

    PATH  u_top.syna_d1_reg -tcheck

    PATH  u_top.synb_d1_reg -tcheck

    可参见ncverilog安装路径下 doc/Elaborating/Elaborating.pdf的详细描述。

注：synb_d1_reg在图中没有画出来。