时间约束几个名词解释

Clock skew:

    假设两个触发器串行连接，vClock skew是时钟信号到达两个触发器的时间差。

Clock latency:

    时钟信号从源端到端触发器输入端的总时间。

Clock uncertainity:

    时钟抖动-is the jitter whitch is generated by the oscillator。

Setup slack:

    建立时间裕量。数据实际到达的时间比需要到达的时间早，则建立时间裕量为正，时间约束达到要求。

 

launch（发射）与latch（锁存）的时间关系选择：

    1、发射端在时钟上升沿launch数据，接收端也在（下一个）上升沿latch数据。这种设计launch与latch时间差接近一个时钟周期，因此setup时间比较充足。上升沿时，接收端latch数据时发射端下一个数据也被launch，但数据到达接收端有一个延迟，一般这个延迟都可以满足hold时间的要求。

    2、发射端在时钟上升沿launch数据，接收端在下降沿latch数据。这种设计launch与latch时间差是半个时钟周期，要求时间延迟小，否则setup时间难以满足。好处是当双方都收发数据的时候比较快，比如发射端在第一个上升沿发射数据，而在下一个上升沿就可以接收对方的应答数据，同时发射下一个数据。