[转]Verilog 对assign和always的一点理解
来源:互联网 发布:windows正在准备安装 编辑:程序博客网 时间:2024/05/22 21:25
assign 用于描述组合逻辑
always@(敏感事件列表) 用于描述时序逻辑
敏感事件 上升沿 posedge,下降沿 negedge,或电平
敏感事件列表中可以包含多个敏感事件,但不可以同时包括电平敏感事件和边沿敏感事件,也不可以同时包括同一个信号的上升沿和下降沿,这两个事件可以合并为一个电平敏感事件。
在新的verilog2001中“,”和“or”都可以用来分割敏感事件了,可以用“*”代表所有输入信号,这可以防止遗漏。
合法的写法:
always@ *
always@ (posedge clk1,negedge clk2)
always@ (a or b)
`timescale 100ns/100ns //定义仿真基本周期为100ns
always #1 clk=~clk //#1代表一个仿真周期即100ns
所有的assign 和 always 块都是并行发生的!
并行块、顺序块
将要并行执行的语句写在
fork
//语句并行执行
join
将要顺序执行的语句写在
begin
//语句顺序执行
end
并行块和顺序块都可以写在
initial 或 always@ 之后,也就是说写在块中的语句是时序逻辑的
对assign之后不能加块,实现组合逻辑只能用逐句的使用assign
组合逻辑如果不考虑门的延时的话当然可以理解为瞬时执行的,因此没有并行和顺序之分,并行和顺序是针对时序逻辑来说的。值得注意的是所有的时序块都是并行执行的。initial块只在信号进入模块后执行1次而always块是由敏感事件作为中断来触发执行的。
本文来自CSDN博客,转载请标明出处:http://blog.csdn.net/iamoyjj/archive/2008/12/08/3478321.aspx
- [转]Verilog 对assign和always的一点理解
- Verilog 对assign和always的一点理解
- Verilog 对assign和always的一点理解
- Verilog 对assign和always的一点理解
- verilog对assign和always的一点理解
- Verilog assign和always 注意事宜
- Verilog assign和always 注意事宜
- Verilog assign和always 注意事宜
- Verilog中assign君和always酱
- Verilog中 reg和wire 用法和区别以及always和assign的区别
- verilog中assign和always@(*)两者描述组合逻辑时的差别
- always assign的区别
- Verilog 初级入门概念讲解(wire 和 reg 类型的区别, always 和 assign 的区别,“阻塞”赋值 和 “非阻塞赋值”的区别 )
- 对ANSI和Unicode的一点理解
- 对#define和inline的一点理解
- verilog 里面,always和always@(*)有区别吗?
- Verilog中assign的使用
- Verilog中assign的用法
- flex 4 中普遍支持中文字体了
- Android画图学习总结(一)——类的简介
- [转]verilog 编程心得
- Jasperreport+ireport 实践操作及 web 应用【转】
- 【种地小说】《十八岁的公交车》
- [转]Verilog 对assign和always的一点理解
- 关于PNG背景透明图片在IE6中的处理方法
- Oracle中的数据字典技术
- OCI编程自学与总结(二)
- tnsnames
- Google 推出浏览器版Google Voice
- Apache Tomcat JBoss
- 我的第一篇文章
- GCC与G++