环环相扣

早上OV终于将其CMOS Sensor的资料发过来，对照其datasheet和V 商建的symbol有两处不一致，下午与他们确认了问题，原来是little case，只是大力不知道而已

整份原理图中出现了不少电，这点一开始没认真看下去，胡乱以为有许多LDO要忙着申请，万神归宗也只用了5V转3.3V和5V转2.8V，其中V_Sense分D和A，其地需要分割，模拟地、数字地之间用0欧电阻相连，这点要注意（尤其是原理图的共性须格外重视）。对于模拟地、数字地的概念不深，几成大错！

 

DSP上的GPIO：pull high与low的处理切不可随意。应对照器件资料了解其属性，再作相应处理

 

为什么人家板子可以做得那么整洁小巧哩？

其一，别人用的是更小封装的器件（当然成本更高）

其二，电路设计的合理之处：当然如果完全参照别人的话，只能说明我们第一点做得比别人好

 

------------------------------------------人世间的事情--------------------------------------------------

 

十天来一直忙于各种各样的公务：Lapetus、Uranus

开始供应商资料没到齐，前期U项目的原理图没有话，今天资料一到，PM立马火烧眉毛地跑了10几趟，一遍遍催：好了没？好了没？

君住长江头，我住长江尾。

中午力排众议还是午睡了，下午L项目的原理图评审没去，马不停蹄地将器件整合在一张图上，传Netlist。有错误后续再改

等Sansung的资料来了，也将是此般情况，故晚上提前熟悉了绘制相关图纸的资料

 

可怜大力的Titan还没开始；5月4日提交文档

如果最近还要讲课的话？…… ……

My limited time

 

看到Dviad发的放假通知，一点兴趣都提不起来。君只希望更多的时间，read read……但愿能在3天内搞定Titan，The Clash of Titan！！

 

---------------------------------------扣题------------------------------------------------------

 

环环相扣，讲的是前期工作没做好，后面就不可避免地受到影响——多么朴素而重要的哲理！

 

 

张华考上了北京大学；李萍进了中等技术学校；我在百货公司当售货员：我们都有光明的前途。（1998年版的《新华字典》）