关于著名的报错：4B27D410

昨天又碰到了著名的、报错：4B27D410 ，看看以前的经验，还是内存条的问题。

 

解决方法是 插拔，插拔，test, 再插拔..

呵呵，注意，每次插拔的过程中，要记得插槽位置，还有就是要深插进去，松了可不行。

还有就是可以把两个内存条交换一下插插。exchange...

 

下面附上内存条的插的规则：

内存原则：
150 1cpu,内存插在主板上（4个内存插槽）
170 1cpu,内存插在主板上（4个内存插槽），2个一组，隔一个插一个（1，3为一组）
270 同B80
B50 同150
610 (6C1,6E1) 1-2cpu,有2个cpu插槽，1个内存插槽（16个插槽），内存插在内存板上，成对插，1和2，3和4....
620F85 1-6cpu,有1个cpu插槽，2个内存插槽（16个插槽），1路cpu时，cpu板上提供8个内存插槽（成对插，1和8，2和7....），如加4075（内存板）后，内存要先加到内存板上（4个1组，成组插，1，2，15，16一组，3，4，13，14一组....共4组），2－6路cpu时，内存加在内存板上。注意在原有内存板，要除去时必须添加哑板，以封闭内存总线。 注意新的750单路cpu好像支持更大的内存（先插满cpu板，再插内存板），这一点未加确认。
660H85 同F85
640B80 1-4cpu,有2个cpu插槽，2个内存插槽（16个插槽），内存插在内存板上，成对插，1和2，3和4....可跳接（在没插3，4的情况下，先插5，6）
660M85 2-8cpu,有2个cpu插槽，2个内存插槽（32个插槽），内存插在内存板上，成组插（8个1组），1，2，9，10，17，18，25，26。切记：不要动M85的cpu,拔下了插不上
670671 4-8cpu,内存和cpu在一个板上，有4个内存位，每位插一组内存（4，8，16或32GB）
680S85 6-24cpu,内存和cpu在一个板上，有16个内存位,4个1组，1234为A组，891011为B组，先A组后B组...（不要A和D组合，要么ABCD都插上）
690S90 同670

630 在 Models 6C4 和 6E4 的内存子系统中, 有4条64位的数据传输路径, 在每一个处理器卡上总计有6.4 GB/s的带宽.
每一个处理器卡上支持8个DDR的 SDRAM DIMM 内存条, 并且必须按照四个一组去安装.
在一个给定的时钟信号内, DDR内存的时钟速度理论上可以达到双倍的内存吞吐量,
这是因为它在时钟信号的上沿和下沿中都被触发 (而不仅仅在时钟信号的上沿).
为了获得更好的性能请考虑将内存平均地分布在2块处理器卡上(4-way) .
内存选项
以下是Models 6C4 和 6E4上可用的内存FC号:
FC 4451 1024 MB (4X256 MB) 208 pin 8 ns DDR SDRAM DIMMs
FC 4452 2048 MB (4X512 MB) 208 pin 8 ns DDR SDRAM DIMMs
FC 4453 4096 MB (4X1024 MB) 208 pin 8 ns stacked DDR SDRAM DIMMs
FC 4454 8192 MB (4X2048 MB) 208 pin 8 ns stacked DDR SDRAM DIMMs
每一个内存FC号包含了4个DIMM 条, 或者说是四个一组.
LPAR 下的内存安装规则
对于使用逻辑分区在内存方面的考虑:
- 在pSeries 630s 中必须要有至少1 GB 的内存支持LPAR.
第一个256 MB 的内存将被分配给系统管理程序, 临近的256 MB 的内存被分配给转换控制入口(TCEs)和每一个隔开的页表的管理程序.
最小的配置将需要一个512 MB 分区或两个256 MB 分区(给系统管理程序分配的内存以 256 MB为单元).
TCE 内存被用作将I/O地址转换为系统内存地址.
- 如果没有使用LPAR, 它将作为AIX分配的内存的一部分.
- 在LPAR模式下, 一个系统中可能会有许多的AIX LPAR 映像, TCE内存是被分配给了一个映像集, 而不是分配给每
一个LPAR .
- 安装在第一块处理器上的内存大小应当与安装在第二块处理器上的内存大小相匹配.
- 在 AIX 5L Version 5.1 中, pSeries 630s 不支持一个分区中的内存大于或等于16 GB .
Model p650: 两种主频的处理器卡的内存子系统是不同的.
主频是1.45 GHz的系统与内存控制器是分离开的.为了提供更好的性能,在主频是1.45 GHz的系统中内存控制卡被设计
与32 MB的三级缓存协同工作,而在1.2 GHz系统中三级缓存用的是8 MB的,
在有两块或四块处理器卡的系统中三级缓存可在共享模式下操作并提供一个单独的 64 MB 或 128 MB 高速缓存,
分别地被所有的处理器共享. 这在许多应用中提高了它们的数据吞吐能力.
在主频是1.45 GHz系统的内存子系统中有4条8字节的数据通道与同步内存接口(SMI)相连,总计6.4 GB/s的带宽
(在一个8路CPU系统中是25.6 GB/s).
每一个处理器卡可支持到8个DDR的SDRAM, 而且必须按照四个一组去安装.共有两种可能的方法:
槽位 1, 3, 5, 7 代表第一个四个一组, 槽位 2, 4, 6, 8 代表第二个四个一组
在1.2 GHz 系统中, 8 MB的三级缓存和内存控制卡在一个芯片中.
它也提供了4条64位的数据传输通道与同步内存接口(SMI)相连,总计6.4 GB/s的带宽
(在一个8路CPU系统中是25.6 GB/s).
也有8个DIMM 槽, 也必须按照与主频是1.45 GHz系统同样的规则去四个一组安装.
在一个给定的时钟信号内, DDR内存的时钟速度理论上可以达到双倍的内存吞吐量,
这是因为它在时钟信号的上沿和下沿中都被触发 (而不仅仅在时钟信号的上沿).
为了获得更好的性能必须将内存平均地分布在处理器卡上
内存选项
以下是p650上可用的内存FC号:
FC 4452 2048 MB (4X512 MB) 208 pin 8 ns DDR SDRAM DIMMs
FC 4453 4096 MB (4X1024 MB) 208 pin 8 ns stacked DDR SDRAM DIMMs
FC 4454 8192 MB (4X2048 MB) 208 pin 8 ns stacked DDR SDRAM DIMMs
每一个内存F/C号包含了4个DIMM 条, 或者说是四个一组.
在p650上最小的内存要求2 GB (一个#4452), 最大可以在4块卡上安装总计64 GB的内存.