ARM 9 的 ARM946E-S

ARM9 处理器家族架构

架构有两个：ARMv5TE 和 ARMv5TEJ。

ARM的架构

从v1到v2是26位地址空间。

v3实现了32位地址空间。

v4的时候，增加了半字指令的读写操作，增加了处理器模式有了T变种-V4T，出现了Thumb状态，这状态下支持16位的Thumb指令集。

v5架构提升了 ARM 和 Thumb两种指令集的交换工作能力，同时还有了DSP指令 -V5E结构，还有Java指令-V5J结构。

举例：ARM9E，ARM9E-S（ARM9E可综合版本），ARM946（ARM9E核的处理器）

ARM9 处理器家族

有单核处理器解决方案，用于 微控制器， DSP， 还有Java应用。

可以节约芯片面积和复杂度，节约能耗，节约上市时间。

ARM9 DSP-加强处理器非常适合DSP和MCU协调工作的应用。（例如NDS）

ARM9 处理器家族包括三个处理器 ARM926EJ-S?, ARM946E-S? 和 ARM968E-S? 处理器。

特定性，高性能，柔性。用于成本敏感的嵌入式应用。

富DSP扩展指令使得SoC设计可能去掉DSP的需要。In addition, the PPA is ideally suited to a wide range of applications.  

产品类型应用 

Consumer消费电子

Smartphones, PDA, Set top box, PMP, Electronic toys, Digital still cameras, Digital video cameras etc

Networking网络

Wireless LAN, 802.11, Bluetooth, Firewire, SCSI, 2.5G/3G Baseband etc

Automotive 汽车

Power train, ABS, Body systems, Navigation, Infotainment etc

Embedded嵌入式

USB controllers,bluetooth controllers, medical scanners etc

Storage存储

HDD controllers, solid state drives etc

Cost Effective 成本效率

从一个单一的设计到永久的所有权

• 处理器可以通过几种形式授权
• 可以是按每次使用，按多年，或者永久授权
• 也可以作为 hard-macros减少上市时间和设计风险

Robust roadmap 健壮的路线图

为将来打算

• ARM9有健壮的路线图链接到最新的 Cortex 处理器
•  Cortex-A 和 Cortex-R 家族提供有力的，富功能选择，为简单的把ARM9设计迁移到下一代

Ecosystem  生态系统

多余 650 成员在 Connected Community 支持 ARM9 处理器

• 最广的生态系统编译，出错，和 RTOS 业界工具
• 有足够的设计伙伴辅助设计任务
• 大量的第三方IP可以集成与处理器一起

对于我自己举例要介绍的这款处理器 

ARM946E-S

可以发现在ARM官方网站的处理器选择器里对它的描述是：（还有和ARM968E-S的对比）

 
ARM946E-S
ARM968E-SMulticore 多核否否Architecture 架构ARMv5TEARMv5TEARM 指令集√√DSP 指令扩展√√Floating Point 浮点X√Jazelle 指令集√XThumb 指令集√√L1 Cache (Max) 缓存1MBXTCM (Max) 紧致内存4KBMemory Controller 内存控制MPUXBus Interface 总线接口AHBAHBProcess Geometry 工艺尺寸TSMC 65LPTSMC 90GProcess Libraries ARM SC10TARM SC12TPerformance (Total DMIPS)409636Performance (DMIPS/MHz)1.21.2Max Frequency 最大时钟频率341MHz530MHzArea With Cache (mm²)0.488XArea No Cache (mm²)0.260.42Power With Cache (mW/MHz)0.142XPower No Cache (mW/MHz)0.0950.11

CPU性能评估采用合成测试程序，较流行的有Whetstone 和 Dhrystone 两种。Dhrystone主要用于测整数计算能力，计算单位就是DMIPS。采用Whetstone 主要用于测浮点计算能力，计算单位就是MFLOPS。

MIPS（Million Instructions Per Second）是CPU处理能力的一个指标，它的字面意思是每秒种执行指令的平均条数。 
这个指标缺少了一个重要的评估标准，哪就是CPU的时钟是多少？同样的CPU，只要在允许的范围内，使用的系统时钟频率越高，当然MIPS也越高。 
所以更能体现指标应该是MIPS/MKHz，也就是系统时钟（CPU的工作时钟）为1M时，平均能够执行的指令数。 

ARM946E-S

DSP 加强带缓存处理器 附有 MPU 用于实时应用运行 RTOS

A 面向实时的处理器，可选的缓存接口，加上全内存保护单元。使用于代码全部待在主存里的应用，在需要时加载到缓存中，同时关键的溢出处理代码和数据可以维护在本地的紧致内存中。

 

ARM9家族的技术特点：

ARM9 Family Technical Features

• Based on ARMv5TE architecture
• Efficient 5-stage pipeline for faster throughput and system performance
  • Fetch/Decode/Execute/Memory/Writeback 
• Supports both ARM and Thumb^? instruction sets 
  • Efficient ARM-Thumb interworking allows optimal mix of performance and code density 
• Harvard architecture - Separate Instruction & Data memory interfaces 
  • Increased available memory bandwidth 
  • Simultaneous access to I & D memory 
  • Improved performance 
• 31 x 32-bit registers 
• 32-bit ALU & barrel shifter 
• Enhanced 32-bit MAC block 

CoreSight? ETM9 interface for enhanced debugging and trace 

• Standard AMBA^? AHB? interface 
• Coprocessor Interface

Memory Controller

• Memory operations are controlled by the MMU or MPU 
• MMU provides 
  • Virtual memory support
  • Fast Context Switching Extensions (FCSE) 
• MPU enables 
  • Memory protection and bounding 
  • sand-boxing of applications 
• Write buffers 
  • Decouple the internal processor from external memory
  • Can store 16 words at 4 independent addresses
  • Cast out write buffer for dirty line evictions

Flexible Cache Design

• Harvard cache architecture 
• Sizes can be 4 KB to 128 KB increasing in powers of 2 
• I & D Caches can have independent sizes 
• Line length fixed at 8 words 
• Fixed 4 way set association 
• Zero wait state accesses 
• Critical word first cache line fill 
• Non blocking 
• Virtually addressed

Flexible TCM design

• Harvard organization
• Sizes can be 0 KB, or 4 KB to 1 MB increasing in powers of two
• Can have independent sizes
• Can be RAM or ROM
• Wait states permitted 
• Dual banked TCM on ARM968 
• Physically addressed 
  • 1 cycle of penalty for non-sequential accesses to allow address translation

DSP Enhancements 

• Single cycle 32x16 multiplier implementation 
  • Speeds up all multiply instructions 
  • Pipelined design allows one 16x16 or 32x16 to start each cycle 
• New 32x16 and 16x16 multiply instructions 
  • Allow independent access to 16-bit halves of registers 
  • Gives efficient use of 32-bit bandwidth for packed 16-bit operands 
  • ARM ISA provides 32x32 multiply instructions 
• Efficient fractional saturating arithmetic 
  • QADD, QSUB, QDADD, QDSUB 
• Count leading zeros instruction 
  • CLZ for faster normalisation and division

 

ARM9系列的技术特点

基于ARMv5TE架构
高效率的5级流水线实现更快的吞吐量和系统的性能
获取/解码/执行/内存/写回
同时支持ARM和Thumb？指令集
高效的ARM - Thumb交互允许性能和代码密度的最佳组合
哈佛结构 - 独立的指令和数据存储器接口
增加可用内存带宽
同时访问我研发的记忆
改进的性能
31 × 32位寄存器
32位ALU和桶形移位寄存器
增强的32位MAC块
的CoreSight？ ETM9接口，增强的调试和跟踪
标准的AMBA？ AHB的？接口
协处理器接口
内存控制器

内存操作都是由MMU的或MPU
MMU的规定
虚拟内存的支持
快速上下文切换扩展（FCSE）
微控制器可
内存保护和边界
沙拳击应用
写入缓冲区
从外部存储器脱钩内部处理器
可存储4个独立地址的16个字
赶出写脏缓冲区线搬迁
灵活的高速缓存设计

哈佛缓存架构
大小可以是4 KB到128 KB的权力，增加2
本人研发可以有独立的高速缓存大小
线路长度在8个字固定
固定的4路集关联
零等待状态的访问
关键单词的第一个高速缓存行填写
非阻塞
虚拟地址
中医灵活设计

哈佛组织
大小可以是0 KB或4 KB到1 MB的两个权力增加
可以有独立的大小
可RAM或ROM
允许等待状态
中药对ARM968双库存
物理寻址
一对不连续的周期，以允许访问刑罚地址转换
DSP增强

执行单周期32x16乘法器
加快所有乘法指令
流水线设计允许一个16x16或32x16每个周期开始
新32x16和16x16乘法指令
允许独立访问寄存器的16位半
给予有效的包装16位操作数的32位带宽的使用
ARM公司的ISA提供32x32乘法指令
高效分数饱和算法
QADD，使用qsub，QDADD，QDSUB
前导零计数指令
CLZ型更快的正常化和分工