Cache高速缓存实例

摘自： http://www2.zzu.edu.cn/qwfw/wjylcai/list.asp?id=96

 

1. Intel 80486第一级高速缓存L1 Cache

指令和数据共用的4路组合相关Cache结构
8KB容量分成128组，每组有4路，每组每路为一行，每行为16个字节（128位）
每行对应21位标签，一个有效位
每组中4路对应3位LRU位，用于实现伪LRU替换算法
采用4级缓冲直写策略，允许6个连续的写操作而无等待
写失效时，采用不写分配法，只将数据写入主存，不进行Cache的回填

 

 

2. Intel Pentium第一级高速缓存L1 Cache

指令和数据分离的2路组合相关Cache结构
指令Cache和数据Cache都是8KB，共16KB
8KB容量分成128组，每组2路，每行32字节
LRU算法，回写策略（可动态改变为直写策略）

---

 

问题：Intel 80486 L1 Cache中，如果某组的LRU位B2B1B0＝101时进行替换，应该替换哪一路？为什么称其实现的LRU算法是“伪LRU算法”，能举个例子吗？
问题：Pentium的指令Cache需要设计写入策略吗？
问题：Pentium L1数据Cache，每个Cache行的标签存储器中有2状态位是什么用途？