Altera FPGA（三）
来源：互联网 发布：淘宝店招添加收藏店铺 编辑：程序博客网 时间：2024/05/16 07:19
FPGA调试调出来的一些经验：
1.系统规划的时候要把逻辑均匀的分开，这样可以降低某部分的难度，有利于提高Fmax
2.如果时序约束达不到怎么办，这个主要取决于设计，最高速度受限于两个触发器之间的组合逻辑，均匀分摊这些逻辑提高速度
3.如果还是达不到，这个时候有几种方法解决：更换速度等级，做时序约束Default fmax（占主要因素），Fitter effort=autofit或者standerd fit（重要因素）,Optimization Technique =Balance（占重要因素）
- Altera FPGA（三）
- FPGA 时序约束（altera timequest）
- Altera FPGA程序固化（软件+硬件）
- Altera FPGA调试
- Altera FPGA(二)
- Altera FPGA 引脚电路
- altera FPGA学习日记
- altera fpga 约束
- Altera FPGA学习
- altera FPGA介紹
- Altera特殊管脚的使用（适用全系列Altera FPGA,MSEL区别除外）-来自altera论坛
- Altera FPGA/CPLD 学习笔记
- altera 官方FPGA视频教程下载
- ALTERA的FPGA命名规则
- Altera FPGA LCD1602液晶显示屏封装
- ALTERA公司FPGA命名规则
- Altera的FPGA大赛资料
- FPGA基础知识2（Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较）
- HSSFWorkBooK用法
- Adobe Pixel Bender Example 之 网格特效
- Culling the Battlefield Data Oriented Design in Practice
- 杂乱之android的ProgressDialog应用
- 资料: ROSE基础
- Altera FPGA（三）
- UTC与CST
- dom4j去掉xml头
- synchronized详解
- “此服务器版本不受支持。必须安装Microsoft Sql sever 2005 Beta2或更高版本”
- 线程的先来后到
- 在wireshark里添加新的dissector遇到的问题及解决方法
- Pixel Bender 之 Flex 特效使用
- C#对IE收藏夹的操作
