数字逻辑复习题
来源:互联网 发布:超星尔雅网络课注册 编辑:程序博客网 时间:2024/05/22 17:28
《数字逻辑》复习题
一 选择题
1.逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门 B.正非门 C.正与门 D.负或门
2.在( A )的情况下,“或非”运算的结果是逻辑 1 。
A.全部输入是0 B.全部输入是1
C.任 一输入为0,其他输入为1 D.任 一 输入为1
3.CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗 B. 高速度 C. 高抗干扰能力 D. 电源范围宽
4.在下列逻辑电路中,不是组合逻辑电路的有( D )。
A. 译码器 B. 编码器 C. 全加器 D. 寄存器
5.一块数据选择器有三个地址输入端,则它的数据输出端最多应有( D )。
A.3 B.6 C.7 D.8
6.组合逻辑电路的特点是( B )。
A. 输出与以前输入有关 B. 输出只由当时输入决定
C. 输出与原来输出有关 D.输出由当时和以前输入共同决定
7.若在编码器中有90个编码对象,则要求输出二进制代码位数为( C )位。
A.5 B.6 C.7 D.8
8.数据选择器,某瞬间在选择变量作用下,从多路信号中选出( C )。
A.2路 B.全部 C.1路 D.4路
9.八路数据分配器,其地址输入端有( C )个。
A.1 B.2 C.3 D.4 E.8
10.同步计数器和异步计数器比较,同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制
11.8 位移位寄存器,串行输入时经( D )个 脉冲后,8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
12.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容( D )。
A.全部改变 B.全部为0 C.不可预料 D.保持不变
13.基本的逻辑运算是( C )。
A. 异或 B.与非 C. 与、或、非 D. 或非
14.格雷码的特点是位置相邻的数码中只有( A )。
A. 一位不同 B. 二位不同 C. 高位相同,其他全不同 D. 各位全不同
15.函数F= 的反函数是( A )。
A. B.
C. D.
16. 三极管可作为无触点开关用,当它处于截止状态时,相当于开关处于( B )。
A. 闭合状态 B. 断开状态 C. 时断时开 D.先断后开
17. 要区分60个数符,至少需( C )位二进制代码。
A.4 B5 C.6 D.7
18.已知全加器三个输入端 ,则其输出端 (D )。
A. 00 B.01 C.10 D.11
19.下列电路中属于组合逻辑电路的是( B )。
A. 同步D触发器 B.译码器 C. 寄存器 D. 计数器
20.一个8选1数据选择器的数据输入端有( D )个。
A.1 B.2 C.4 D.8
21.同步时序电路和异步时序电路比较,其差异在于后者( B )。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
22.一位8421BCD码计数器至少需要( B )个触发器。
A.3 B.4 C.5 D.10
23.只读存储器ROM在运行时具有( A )功能。
A.读/无写 B. 无读 /写 C.读/写 D. 无读 /无写
24. ( B )。
A.0 B.1 C. 不定 D. 不可能得出结果
25.已知半加器的两个输入端,则其输出端的状态( B )。
A.00 B.01 C.10 D. 11
26.四变量的卡诺图,每个小方格最多有( C )相邻小方格。
A.2个 B.3个 C. 4个 D.5个
27 .在下列逻辑电路中,不是组合逻辑电路的有( D )。
A. 译码器 B. 编码器 C. 全加器 D. 计数器
28.三位二进制编码器的8个输入端~中,如果只有是低电平,其余输入端均为高电平,则其输出状态( D )。
A.111 B.000 C.101 D.110
29.四路数据分配器,其地址输入端有( B )个。
A.1 B.2 C.3 D.4 E.8
30.全加器有(B )个输出端。
A.1 B.2 C.3 D.4
31.下列逻辑电路中为时序逻辑电路的是( C )。
A.译码器 B.加法器 C寄存器 D.数据选择器
32.随机存取存储器具有( A )功能。
A.读/写 B. 无读 /写 C.只读 D.只写
33 ‘A’、‘0、’和‘a’的ASCII码分别是(A)
A . 65 、48 和61H B . 41 、30 和61
C . 41H 、30 和61 D . 41H 、30H 和61
二、判断题(在括号中划√或×,然后填入下表与号对应的框中,否则不计分)
1.集电极开路门有高电平、低电平、高阻等状态。( x )
2.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。 ( √ )
3.一般TTL 门电路的输出端可以直接相连,实现线与 。 ( x )
4.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 ( x )
5.同步时序电路具有统一的时钟 CP 控制。 ( √ )
6.计数器的模是指构成计数器的触发器的个数。( x )
7.三态门的三种状态分别为:高电平、低电平、不高不低的电压。 ( x )
8.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。 ( x )
9.CMOS OD 门(漏极开路门)的输出端可以直接相连,实现线与 。( √ )
10.用数据选择器可实现时序逻辑电路。 ( x )
11.编码与译码是互逆的过程。 ( √ )
12.时序电路不含有记忆功能的器件。 ( x )
13.计数器的核心元件是触发器。( √ )
14.若两个函数具有相同的真值表,则两个逻辑函数必然相等。 ( √ )
15.TTL OC门(集电极开路门)的输出端可以直接相连,实现线与。 ( √ )
16.共阴接法的七段显示器,要用有效输出为高电平的显示译码器来驱动。 ( √ )
17.二进制译码器相当于是一个最小项发生器,可以用其实现组合逻辑电路。 ( √ )
18.异步时序电路的各级触发器类型不同。( x )
19.同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器。 ( x )
20.TTL电路可直接驱动CMOS电路。(x)
21. CMOS电路可直接驱动TTL电路。 ( √ )
22 一个真值表可能对应多个逻辑函数表达式 (√)
23门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接;或门的多余端接地 (√)
三、填空题
数据转换部分:
1.(10110010.1011 )2=( 262.54 )8=( B2.B )16
(43) D=(101011)2=(53)8
(127) D=(1111111)2=(177)8
(254.25) D=(11111110.01)2=(376.2)8
(2.718) D=(10.10110111)2=(2.54)8
(101001) B=(0010 1011)2=(29)16
(11.01101)16=(0011.0110 1000)2=(3.68)16
(0111 1000)8421BCD= ( 1001110 ) 2= ( 78 )10
习题 1.2.3 1.2.4
补码部分:
1.–81和+81的8位二进制补码分别为: 10101111和 01010001
2.补码为 00101011和11111100对应的数分别为: 43和-4
ASCII码部分:
‘A’、‘0、’和‘a’的ASCII码分别是(A)
A . 65 、48 和61H B . 41 、30 和61
C . 41H 、30 和61 D . 41H 、30H 和61
3.八路数据分配器,其地址输入端有 3 个。
4.触发器有 2 个稳态,存储8位二进制信息要 8 个触发器。
6.一个8选1的数据选择器的数据输入端有____8 个。
7.触发器有 2 个稳态,实现九进制计数器,最少用 4 个触发器。
9.101 键盘的编码器输出 7 位二进制代码。
第七,八章部分
1消去竞争冒险的方法有消去互补乘积项、增加乘积项以避免互补项相加、输出端并联电容等
2施密特触发器可用于波形变换、波形整形与抗干扰、幅度鉴别等
3单稳态电路可应用于定时,延时和消除噪声等
4.存储器2716为2K×8位的EPROM,有11 条地址线,有 8 条数据线。
5.存储器2732为4K×8位的EPROM,有 12 条地址线,有 8 条数据线。
6.用2716(2K×8)构成容量为(8K×16)的存储器,需要 8 片2716。
- 数字逻辑复习题
- 《数字逻辑》复习题 2
- 《数字逻辑》复习题 2
- 数字逻辑
- >复习题
- 复习题
- 复习题
- 复习题
- 数字逻辑芯片大全
- 数字逻辑芯片大全
- 数字逻辑图
- 《数字逻辑》复习整理
- vhdl数字逻辑
- vhdl数字逻辑2
- 数字逻辑练习题
- 数字逻辑练习题
- 数字逻辑课程设计电子钟
- BUPT 可恶的数字逻辑
- Windows下定时备份Oracle数据库指定用户数据脚本
- SuperMap Objects 入门教程-1
- SuperMap Objects 入门教程-1
- 如何证明IT专业人员拥有优秀的专业素养 ?
- vici mvc开发第二篇——控制器(Controller)
- 数字逻辑复习题
- ie6与firefox不兼容的问题总结
- (转)Oracle数据库的自动导出备份脚本(windows环境)
- 《数字逻辑》考试与命题大纲
- 单链表的逆转
- 《数字逻辑》复习题 2
- PLSI
- 《数字逻辑》复习题 2
- JavaAPI