《FPGA管脚分配注意问题》摘要

1、FPGA所承载的信号在板级的流向。

      一般板子的走线都是顺着信号流，从一边到另一边，可能会有弯曲，但不会返回，FPGA的管脚分配

也应该遵循这一原则，避免出现交叉，环绕等布线方式。

 

2、FPGA内部BANK。

     要熟悉所用FPGA芯片的BANK内部分配情况：有多少个BANK，各个BANK是怎么分布的，支持的电平标准有哪些，要注意FPGA的一个BANK只能工作在一种电平标准下，即同一个BANK的所有IO口只能是相同电平标准的。

 

3、特殊信号引脚分配，一般是指时钟和复位信号，也包括一些驱动能力或者扇出比较大的信号。

      这类信号一般都是要求分配到全局的时钟信号引脚上。这里需要注意的是，不同产商的芯片对时钟域的划分可能不一样，导致有些时钟管脚是全局时钟域的，有些是区域或者二级时钟域的，另外，时钟管脚一般是成对出现的，因为某些时钟是差分的，若只用了一个管脚，则另一管脚不能用作不同的时钟（XILINX中）。

 

4、大量翻转的信号进了分开，有利于信号完整性。