verilog语法学习心得
来源:互联网 发布:坐标变换 知乎 编辑:程序博客网 时间:2024/05/16 15:15
1.数字电路基础知识: 布尔代数、门级电路的内部晶体管结构、组合逻辑电路分析与设计、触发器、时序逻辑电路分析与设计
2.数字系统的构成: 传感器 AD 数字处理器 DA 执行部件
3.程序通在硬件上的执行过程:
C语言(经过编译)-->该处理器的机器语言(放入存储器)-->按时钟的节拍,逐条取出指令、分析指令、执行指令
4.DSP处理是个广泛概念,统指在数字系统中做的变换(DFT)、滤波、编码解码、加密解密、压缩解压等处理
5.数字处理器包括两部分:高速数据通道接口逻辑、高速算法电路逻辑
6.当前,IC产业包括IC制造和IC设计两部分,IC设计技术发展速度高于IC设计
7.FPGA设计的前续课程:数值分析、DSP、C语言、算法与数据结构、数字电路、HDL语言 计算机微体系结构
8.数字处理器处理性能的提高:软件算法的优化、微体系结构的优化
9.数字系统的实现方式:
编写C程序,然后用编译工具得到通用微处理器的机器指令代码,在通用微处理器上运行(如8051/ARM/PENTUIM)
专用DSP硬件处理器
用FPGA硬件逻辑实现算法,但性能不如ASIC
用ASIC实现,经费充足、大批量的情况下使用,因为投片成本高、周期长
10.FPGA设计方法: IP核重用、并行设计、层次化模块化设计、top-down思想
FPGA设计分工:前端逻辑设计、后端电路实现、仿真验证
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得
- verilog语法学习心得(转载)
- Verilog学习心得
- Verilog学习心得
- Verilog语法
- Verilog的基本语法
- Verilog HDL语法基础
- verilog部分语法
- Verilog HDL语法提纲
- Verilog HDL语法提纲
- Verilog HDL语法基础
- 全局设局
- JAVA方向学习扩展建议
- 该往哪个方向,迷茫啊!
- 动态代理--简单实现
- 12.23
- verilog语法学习心得
- C++-C编程指南 学习笔记
- 显示系统时间
- Java异常基础
- Dos 下 int 21h 软中断
- 简单的学生统计程序
- ie和火狐浏览器都支持的回车键提交表单登录
- 还的工人房
- 未做作业(已完成)