AHB总线之总结一

1. Master下写到Slave的数据如果在slave拉低的情况下要一直保持到slave的ready拉高为止。

Master如果是读操作，slave把hready拉低的情况下，返回的数据只要在hready拉高时有效就可以了。

2.  读写控制信号的处理：首先总线都是PIPELINE，数据总是比其对应的控制信号（地址，burst,write,trans)等延后一个T。对于写控制，需要锁存，这样才能与下个T的wdata同相位，写入时就用这些控制信号为写使能。

读控制信号不用锁存，因为下个T总线希望读数据已经出现在总线上，要使得该数据在下个T出现，必须

用不经锁存的控制信号直接作为读使能，这样数据才能在下个T有效。

3. 返回ready信号，只要slave无法完成主机在规定的时序下的读写操作，slave就通过这个信号告诉master暂停读取或者写入的操作。
4.busy信号反应master的情况，一般不会使用，因为是否忙master自己应该清楚，特备是ARM他只要发起读写，肯定是认为自己不忙。猜测可能是master发起读写时忽然又来了更高优先级的请求，才会出现busy.
slave遇到这种情况只要把master发来的控制hold就可以聊，不能去处理读写数据。
注意busy只是对应其当前同一个T的命令，上个命令的数据任然需要处理或者返回。