毕设感言1

现在是凌晨1点，我还在调试毕设的代码。 累了。

 

片上网络对于我是新的东西，毕设看来不是短时间能够完成得了的。

1、了解路由单元的基本模块

2、用verilog实现路由单元中的每个模块的功能

3、合并模块实现路由单元

4、构造2Dmesh网络

5、仿真片上网络路由传输

6、在FPGA上验证

 

这是我现在的理解，现在还停留在第二步，蛋疼的调试中。。。。。。

 

以前写C/C++代码的时候总有一个习惯，写程序之前都想先去网络上搜有没有现成的或类似的代码，现在相关的资料网络上很少，这也算是进度很慢的原因吧，老师说的话很有道理，以后工作中就是这样，做的东西不一定有很多资料，都需要自己来思考。网络上遍地都是的cc++语言小程序，很多单片机的各种模块代码，这些多了之后还有什么价值呢，比如一些普通单片机模块例程，谁愿意花钱去买呢？相反网络上稀有的资料，有的是研究的人少，本来资料就少，有的是机密的东西，别人不可能随便发表出来，这才有价值。