PADS中遇到的问题-EMSYM昂信科技

原标题：powerPCB中遇到的问题

转载自：http://www.emsym.com/blog/

EMSYM昂信科技

 

1、过孔的虚外框问题：

如下图所示：

这个外框是指通孔VIA与其他器件的间距，大小可以在design rule中设置。在铺铜或贴铜时铜皮与孔的隔离圈大小就是孔与铜皮的间距（via  to  copper），通过设置间距确定哪些孔需要与铜皮相连，哪些需要隔离。相连的孔与铜皮的间距设置为0.效果如下所示：

 

2、PADS中层类型简介：

所有平面层中包括非特殊层(非平面层NO PLANE,通常为走线ROUTING层)和特殊层(包括CAM平面层及SPLIT分割混合层).

a. No plane：通常指走线层，如Top   Bottom,以及中间走线层，以正片的形式输出。

b. CAM plane：以负片的形式输出，层分割以2D线来实现，不用铺铜，通常用于电源层跟地层，且占用的数据量要小得多，但有一个缺点就是不会检查设计规则，即分配到这层的网络，就不会再检查安全间距及连接性等，因此，分割层需要自已保证无误。如果将电源和地设置成CAM 平面层,输出GERBER 文件时,是以负片形式输出.此时在本层的网络会自动产生花孔,不需要再通过走宽线或者铺铜来将它们连接.然后再拿到PCB板厂做时,就会把整个网络用铜片代替,而在板子设计时铺不铺铜已经是个形式而已了.当然,你要是设置成NO PLANE 则必须要铺得.步骤就是画好铺铜区域,把该区域网络设定为POWER OR GND ,然后FLOOD ALL即可!

c. Split/Mixed plane：混合层，以正片的形式输出，需要铺铜，但其铺铜与No plane不同，可以选择分割块按块铺，统一操作是在tool/pour manager的plane connect页中操作,该层在进行规则校验时会检查规则。分割混合层SPLIT 同样也是用来处理电源或GND的,但是它是输出正片,那么分到该层的POWER & GND都必须靠铺铜来连接,铺时,系统自动分割两个部分而且没有任何连接关系,也可以在本层再走线.建议不要这样设置.

使用Mixed plane做电源层或地层时，层分割过程可能会出层某一块铜皮被另一块铜皮全包围，或有重叠的情况，进行pour 操作后，经常出现被覆盖的现象，在这种情况下，需要设置分割块的优先级别（flood priority），级别越低，越优先铺铜，即重叠部分划归优先级别低的.

3、Hatch和Flood的区别解释如下：
我们知道PowerPCB里的覆铜区域的边界是由弧线和折线等构成的，这个边界描述了需要覆铜区域的范围。Flood是根据现有的设计规则进行覆铜，软件会根据设计规则重新计算并确定覆铜区域的边界。Hatch呢，就是简单地在已有覆铜区域边界的覆铜区域内覆铜，或简单理解为”覆铜区域内的覆铜可视化“，经常新打开一个曾经覆铜的板子需要做这个操作。
形象一点，Flood字面是洪水的意思，水流冲过，一切都要更新了，所有的边界也要重新界定了，当然，自然的洪水要遵循自然规律，覆铜的flood则会遵循设计规则。Hatch，字面意思是孵化的意思，孵化是在一个壳里孵化长大，这个“壳”就是覆铜区域的边界了，铜在里面…孵化长大直到填满。

有时候，我们会做一个比较大的设计，这是文件会很大，而且，操作时间也很长，这样如果有一点误操作，很可能就把powerpcb的数据库破坏，经常会强制关闭设计或造成无法同步，甚至不能输出*.asc文件。因此，在你的一个设计时间比较长时，最好，先导出一个*.asc文件，再把这个文件导入生成新的*.pcb这样数据库能整理一次，能避免上面提到的错误发生。改板时，也推荐大家，先这样做一遍，能省掉你以后不少麻烦！

4、PowerPCB gerber out时*.rep，*.pho，*.drl，*.lst各表示什么意思，在制板时哪些文件是制板商所需要的?
*.pho GERBER数据文件
*.rep   D码文件（线，焊盘的尺寸，必不可少的）
*.drl 钻孔文件
*.lst   各种钻孔的坐标
以上文件都是制板商所需要的。

5、PowerPCB的25层有何用处？
POWERPCB的25层存储为电源、地的信息。如果做多层板，设置为CAM PLANE就需要25层的内容。设置焊盘时25层要比其它层大20MIL，如果为定位孔，要再大些。

6、PADS Router中移动元器件后已布好的线消失问题的解决办法：

打开tools->options->Placement选项卡，在Reroute traces框中选择during move 或after move，不要选no rerouting 即可。

7、器件封装中过孔或焊盘的绘制问题：

有些插件元件封装需要过孔（pad stack），过孔的设置除了默认的三层：mounted side、inner layers、opposite side需要设置焊盘大小和孔径外，还需要添加第四层：layer 25。

打开过孔的pad stack，如下图所示：

点击Add添加新的层，在层选择中选择layer_25添加，第25层的设置为：焊盘大小比其他层大20mil或0.6mm，孔径一样。

如果过孔没有添加第25层的属性，则在PCB中该孔会与接地平面的铜箔相连，孔周围没有隔离圈。第25层的数据就是关于地平面的电气属性，一般在地平面设置为CAM Plane时使用。

8、BGA引脚批量打孔的方法：

BGA 引脚有几百个，若是挨个打孔，不仅费时费力，而且不容易对齐，孔与焊盘之间的间距也不好控制。可以使用自动布线器PADS Router的扇出功能自动打孔。

选定BGA器件，右键点击属性，如下图所示:

在VIA Biasing 中选择合适的孔，在routing中选择合适的走线宽度，并合理设置clearance，然后就可以进行批量打孔了。设置好规则后选择BGA器件，右键中点击fanout选项打孔，然后再进行微调就可以了。

9、元器件布局的时候栅格一般设置为20mil。

10、使系统互连噪声最小的原则：

1. 要求严格的信号网路要布设在同一个信号层，并保持导线尽可能短，应避免改变信号网路的布设层，层间信号的传递会引起反射并降低线路阻抗。
2. 是相邻信号层的路径彼此成直角（相互垂直）。
3. 各信号层间通过地线层或电源层彼此隔离。
4. 平行信号线的布设应该尽量拉开距离。
5. 差分导线对的长度必须一致。
6. 尽量减少通孔。
7. 尽量使用同一走线宽度进行走线。
8. 尽可能使用最宽的路线以减少直流电阻。

12、去耦电容的放置问题：

去耦电容的电源端与IC的电源插针享用同一个焊盘，使得IC和去耦电容之间形成的间隔距离最小。OV平面应该设置在于安装元器件的PCB表面层直接相邻的层次上，并且所有的元器件都应该使用最短、最宽的线条与他相连接，即使用直接最近接地。

如果存在某种原因去耦电容必须移至原理IC电源插针而无法享用同一个焊盘的场合，最好是在IC和去耦电容之间采用小面积的铜质面（一个小面积的电源平面）来代替线条，以使去耦电容的互连电感最小化。

并联去耦电容的布局问题：

使用若干个并联去耦电容是降低他们ESL影响的一种方法。但是用这种做法来减少ESL影响时，只有在去耦电容的互连接电感远小于单个去耦电容的ESL条件下才会有明显的整体效果。这是由于让多余一个的去耦电容来与IC的一个电源插针享用同一个焊盘是有困难的。所以经常采用的是一个小面积的电源平面的布局方式。

一般情况下，当将N个去耦电容并联使用时，它们所形成的总阻抗就会降低。虽然理论上将他们的并联阻抗为1/N乘以单个去耦电容的阻抗，但在实际应用中，降低的程度则还取决于他们相互之间布局的位置，只有在布局合理的条件下，可获得的阻抗才会为单个去耦电容阻抗的1/10.

设计多个去耦电容布局的最为显见的方式就是把它们一个一个的排成一排，而且把所有的0V连接都设计在同一端。但是这样的布局不会产生所要求的阻抗降低效果。这不仅是因为他们的电流流动是处于同一个流向，而且器件之间的如此靠近又会形成相当大的互电感。因此这样的布局所形成的阻抗降低的整体效果不会达到1/10的水平。所以在采用这种布局时，通常都会把器件的间距拉开一点，以尽量降低他们之间的互感，并以此达到将整体阻抗降低至最低。

然而，假如器件能被设置的使得由流经它们的电流所形成的磁通相互抵消的话，那么器件也就可以被安置的相互紧靠在一起。如下图的放置方式：（戴尔专利：6337798）

采用这种放置方式的一个例子就是BGA封装的CPU的有些电源供电引脚上需要接好几个去耦电容的情况。

下图的放置方式是起不到并联去耦的效果：

 

有关去耦电容放置的其他情况如下所示：

在PCB中必须注意。

13、20H规则：

20H规则的采用是指要确保电源平面的边缘要比0V平面边缘至少缩入相当于两个平面间层距的20倍。这个规则经常被要求用来作为降低来自0V/电源平面结构的侧边射击发射技术。

但是，20H规则仅仅在某些特定条件下才会提供明显的效果。这些特定的条件包括有：

（1）、在电源总线中电流波动的上升/下降时间要小于1ns.

（2）、电源平面要处于PCB的内部层面上，并且与它相邻的上下两个层面都为0V平面。这两个0V平面向外延伸的距离至少要相当于它们各自与电源平面间层距的20倍。

（3）、在所关心的任何频率上，电源总线结构不会产生谐振。

（4）、PCB的总层数至少为8层或更多。

14、有关地平面的阻焊盘的问题：

在地平面上，任何缝隙和孔洞的存在对于EMC来讲都是有害的，因为它们的存在必然会增加阻抗和阻止RF返回电流的自由流通。由于在每个通孔周围要求有净空孔（阻焊盘）存在，在改善EMC性能，而又不会严重影响产品产量的前提下，阻焊盘应该设计的尽可能的小。而且阻焊盘之间不要靠的太近，尽量要避免出现阻焊盘交叉在一起的情况，这样会严重影响电流回路。在布局打孔时要格外注意。

15、design rules的优先级高低排序：

component>decal>pin pair >group >net >class >default

16、在PCB导出GERBER文件前，应该要对板子的外框加上尺寸标注，直接在layout里加，加上后自动输出在drill drawing层中。

 

上述问题是我在使用PADSlayout和router的过程中碰到的一些问题以及解决办法，希望对大家有用，还请大家多多发现问题，多多补充！谢谢!