数字集成电路设计-1-用一个mux和一个inv实现异或
来源:互联网 发布:移动网络线路转换器 编辑:程序博客网 时间:2024/05/01 03:45
引言
今天遇到一个问题,如题,想了十来分钟都没有想出来,现在想出来了,觉得挺有意思。
1.1 verilog实现
module xor_rill(input a,input b,output z);assign z = a?(~b):b;endmodule
1.2 电路图
1.3小结
如果要用基本的与或非门,要用2个与门,2个非门,1个或门。
稍微有点意思吧,呵呵。
- 数字集成电路设计-1-用一个mux和一个inv实现异或
- 数字集成电路设计-7-一个简单cpu的设计,实现,仿真与综合
- 数字集成电路设计-8-一个简单sobel图像边缘检测加速器的设计,实现,仿真与综合
- 从一个例子分析gorilla/mux源码
- VerilogHDL(1)数字集成电路设计方法概述
- 用一个页面实现增加和修改(设计实现)
- 设计一个类,只能实现1个实例或3个实例
- 数字集成电路设计-2-除法器的verilog简单实现
- 数字集成电路设计-2-除法器的verilog简单实现
- 数字集成电路设计-3-除法器的verilog简单实现
- 数字集成电路设计-6-计算机体系结构
- 数字集成电路后端设计流程
- 数字集成电路设计-11-SystemC
- 数字集成电路设计-14-DPI
- 数字集成电路设计-18-UVM
- 数字集成电路设计---除法运算
- 设计一个实验证明&和&&的区别,逻辑或和短路或的区别
- 用单链表实现一个队列或一个栈的出入队和出入栈操作
- poj 2112 网络流
- STK解析--总框架
- 努力工作
- android-application-plug-ins-frame-work
- 九阴白骨爪的英文翻译
- 数字集成电路设计-1-用一个mux和一个inv实现异或
- Top 10 Java Debugging Tips with Eclipse
- 我原来如此
- Red Hat Cluster Suite Introduction
- 一个使用MRUnit测试mapreduce程序例子
- 360从良记
- Js获取当前日期时间及操作
- 百度地图API 应用实例
- 相约世纪末