SMI总线接口,SMI帧结构在MDC和MDIO接口上的流程简述
来源:互联网 发布:淘宝不支持国际转运 编辑:程序博客网 时间:2024/05/22 14:00
SMI接口包括两根信号线:MDC和MDIO,通过它,MAC层芯片(或其它控制芯片)可以访问物理层芯片的寄存器(前面100M物理层芯片中介绍的寄存器组,但不仅限于100M物理层芯片,10M物理层芯片也可以拥有这些寄存器),并通过这些寄存器来对物理层芯片进行控制和管理。SMI管理接口如下:
MDC:管理接口的时钟,它是一个非周期信号,信号的最小周期(实际是正电平时间和负电平时间之和)为400ns,最小正电平时间和负电平时间为160ns,最大的正负电平时间无限制。它与TX_CLK和RX_CLK无任何关系。
MDIO是一根双向的数据线。用来传送MAC层的控制信息和物理层的状态信息。MDIO数据与MDC时钟同步,在MDC上升沿有效。MDIO管理接口的数据帧结构如:
PRE:帧前缀域,为32个连续“1”比特,这帧前缀域不是必要的,某些物理层芯片的MDIO操作就没有这个域。
OP:帧操作码,比特“10”表示此帧为一读操作帧,比特“01”表示此帧为一写操作帧。
PHYAD:物理层芯片的地址,5个比特,每个芯片都把自己的地址与这5个比特进行比较,若匹配则响应后面的操作,若不匹配,则忽略掉后面的操作。
REGAD:用来选择物理层芯片的32个寄存器中的某个寄存器的地址。
TA:状态转换域,若为读操作,则第一比特时MDIO为高阻态,第二比特时由物理层芯片使MDIO置“0”。若为写操作,则MDIO仍由MAC层芯片控制,其连续输出“10”两个比特。
DATA:帧的寄存器的数据域,16比特,若为读操作,则为物理层送到MAC层的数据,若为写操作,则为MAC层送到物理层的数据。
IDLE:帧结束后的空闲状态,此时MDIO无源驱动,处高阻状态,但一般用上拉电阻使其处在高电平,即MDIO引脚需要上拉电阻。
MDIO数据帧的时序关系如下:
转载请注明:http://blog.csdn.net/shanzhizi
- SMI总线接口,SMI帧结构在MDC和MDIO接口上的流程简述
- SMI接口,SMI帧结构,MDC/MDIO
- MDIO/MDC(SMI)接口
- MDIO/MDC(SMI)接口
- SMI(MDC/MDIO)总线接口介绍
- SMI(MDC/MDIO)总线接口介绍
- MDIO/MDC(SMI)接口总结
- 以太网 串行管理接口 SMI MDIO
- 以太网 串行管理接口 SMI MDIO
- 关于MII总线接口MDC/MDIO的版本
- SMI
- MDIO/MDC接口
- Linux 下smi/mdio总线通信
- Linux 下smi/mdio总线通信
- Linux 下smi/mdio总线通信
- SMI Dispatcher流程
- smi接口介绍
- 思科交换机的SMI和EMI是什么意思
- 查看Linux服务器的网络连接
- [状压 + 矩阵乘法] HDU 4332 Constructing Chimney
- 秒杀多线程第八篇 经典线程同步 信号量 Semaphore
- ADS编译错误 error:type disagreement for
- Win32 Console解决程序中文乱码
- SMI总线接口,SMI帧结构在MDC和MDIO接口上的流程简述
- JAVA(四)
- Eclipse启动慢的原因
- Apache Shiro 标签方式授权
- Android主题定制及修改
- PureMVC管道技术
- android proguard混淆apk问题
- Server2003建隐藏管理员用户
- js.offsetParent属性