EDA厂商Cadence助Renesas加速实现周期降低成本
来源:互联网 发布:广东舞蹈服装店淘宝 编辑:程序博客网 时间:2024/04/28 16:21
近日,Cadence设计系统公司宣布Renesas微系统有限公司已采用Cadence Encounter RTL Compiler用于综合实现,尤其是将复杂ASIC设计的芯片利用率提高了15%,面积减少了8.4%,加速了实现周期并降低了成本。
Renesas微系统公司SoC开发事业部首席专家Kazuyuki Irie说:“Renesas一直以来都在与Cadence密切合作,共同开发最佳的网表分析流程,以够在早期就发现设计中潜在的结构性问题和缺陷。Encounter RTL Compiler解决了长久以来我们一直在纠结的问题。在我们以前的流程中,每次我们分析和解决拥塞热点和可布通率问题时,我们都会需要额外的布局布线周期。Cadence的实现技术为我们提供了更快速、更高效的芯片生产方式。”
在目前的ASIC设计开发中,对具有超大范围、高速、复杂设计的需求越来越高,Renesas一直关注于ASIC设计的高密度布局、高速和缩短实现周期。过去,在完成布局和布线阶段之后,对公司的工程师来说再去解决那些严重的布通率变得非常困难,从而导致更长的实现周期;如果工程师发现了布线的拥塞热点,他们将被迫重新运行布局和布线工具,以帮助实现最大利用率、调整布局拥塞、空间规划和电路优化。
Encounter RTL Compiler具有在流程早期实现一个网表的结构性分析环境的独特能力。这使Renesas工程师能够在执行布局和布线之前在其设计中发现有结构性问题。通过采用该方法,他们减少了实现周期并简化了热点拥塞,使其能够进一步提高利用率并减小芯片尺寸。
在Renesas已经生产了多个ASIC芯片中(最小可达28纳米),与公司以前采用的方法相比,其总体利用率提高了近15%.通过利用Encounter RTL Compiler,Renesas成功在一个较短的周期内完成了多个复杂的ASIC设计,同时减少了芯片尺寸。
“与许多其他技术公司一样,Renesas微系统希望获得上市时间和成本上的优势。作为Cadence RTL至签核流程中的关键技术,RTL Compiler提供了独特功能,可以加快产品的上市时间,同时满足目前严格的芯片尺寸要求。”Cadence芯片实现事业部研发高级副总裁Chi-Ping Hsu博士表示。
- EDA厂商Cadence助Renesas加速实现周期降低成本
- EDA软件使用经验与心得----Cadence Allegro软件篇
- EDA
- EDA?
- Cadence 安装问题/eda/cadence/tools/dfII/bin/icfb: symbol lookup error: /usr/lib/libXext.so.6: undefined
- 缩短排名周期,加速关键词上位
- Cadence
- Cadence
- RENESAS ANDROID
- Renesas-入门
- 苹果三星加速手机创新 国内厂商敲警钟
- 行业洗牌在加速:充电宝厂商90%已死
- 【推荐】怎么才能让app store加速审核周期
- 指令周期与存储器层次,系统加速三大方式
- renesas 编译器 浮点指令
- Django + Celery 实现周期任务
- 如何经营才能降低成本
- Flash加速功能实现
- 2012年智能手机:四核打败了NFC
- AT&T 汇编调用C库函数
- 联发科逆袭:一年增长11倍
- 功放如何为智能手机提供最佳效率
- 传中国移动注资大唐30亿 承建TD
- EDA厂商Cadence助Renesas加速实现周期降低成本
- 移动医疗厂商关注“医疗芯片”
- 2012年我国医卫行业的IT投资达为190亿
- 如何优化医疗设备的数据读取能力
- 用MFC对话框做无闪烁图片重绘
- 今天是个值得纪念的日子
- Android 安全架构及权限控制机制剖析
- ioctl 操作 读取磁盘信息
- android系统自带样式