Source insight 官方verilog语言插件

Custom Language files for adding new language support to Source Insight.0 F. @# R- E   a* }. h9 s
To import a custom language file into Source Insight:
1. Select Options > Preferences. Click the Languages tab.( [6 ^: l3 m0 V7 |& @0 y
2. Click the Import button. Select and load the custom language file (.CLF)
3. You should now see the new language in the list of languages.
4. Click the Document Types button to open the Document Options dialog box.
If you don't have a document type already created for the type of language file, you will+'' |* need to create one now. If you already have a document type created, select it in the list and go to step 7.
6. Click the Add Type button to create a new document type.   Give it a name that describes the type of file. For example, "Ant File". Click OK and then fill in the file filter text box with a wildcard.   For example, "*.ant". 
7. In the Parsing section of the Document Options dialog box, select the newly imported language in the language drop-down list. This is what associates your document type with the Q- M' n; d+ custom language.
8. Click the Close button to close Document Options. Then click OK to close the Preferences dialog box.; u+ p$ u6 v6 F   c! \# g& j* ]

Verilog HDL语言功能描述：
1、支持input、output、inout端口定义及建立symbol索引，单行最多支持到10个symbol；
2、支持wire、reg变量定义及建立symbol索引，单行最多支持到10个symbol；
3、支持module、task、function模块定义及建立symbol索引；
4、支持模块例化定义及建立symbol索引；
5、支持parameter定义及建立symbol索引，一行只能定义一个parameter；8 ~6 w7 t9 `1 P( l
6、所有被定义为symbol的字符串会在symbol window显示，并可以点击跳转；: I9 e6 W4 j. X* K- Z; L! f
7、各种类型的symbol在整个代码中以各自定义的颜色显示；& c, u- z1 p, W$ n. i) P- M
8、光标移动到被调用的symbol，context window会显示该symbol的定义代码；6 h! B8 K% \! j" Q: p0 b
9、编辑代码时自动激活相匹配的symbol索引，快速输入变量；
10、支持project；
11、综合以上功能，可进行视觉语法检测。
以上功能仅限于可综合的verilog代码，对于其他暂时还不支持。
Y: o5 p0 S0 v% W
VHDL语言功能描述：/ B* i3 ]' @, S: O& J! V2 Q3 E) U
1、支持in、out、inout端口定义及建立symbol索引，单行定义symbol不限量；/ u) [( ]4 }4 a- G7 g( r8 W5 v
2、支持signal变量定义及建立symbol索引，单行最多支持到6个symbol；
3、支持component、package、function、entity、architecture、process、block模块定义及建立symbol索引；

4、支持attribute定义及建立symbol索引；
5、支持use库定义及建立symbol索引；
6、支持type结构定义及建立symbol索引；8 @/ @   Q2 K$ P: P; L
7、支持constant参数定义及建立symbol索引；
8、支持参数（natural、string、integer、positive）定义及建立symbol索引，一行只能定义一个参数；- a2 c5 q4 |3 ~8 S5 e1 D2 u
9、所有被定义为symbol的字符串会在symbol window显示，并可以点击跳转；$ J1 o9 u6 ^4 O4 j8 o- }6 ~
10、各种类型的symbol在整个代码中以各自定义的颜色显示；2 x' H7 I9 R! j6 x6 ~% v
11、光标移动到被调用的symbol，context window会显示该symbol的定义代码；. s$ X/ E) s' v0 N- r! H) {
12、编辑代码时自动激活相匹配的symbol索引，快速输入变量；) r5 ]& e! e9 H4 }3 Z
13、支持project；) L: z' Q. g( B+ i6 o4 c
14、综合以上功能，可进行视觉语法检测。
以上功能仅限于可综合的VHDL代码，对于其他暂时还不支持。
X; F7 p" t
在source insight加入扩展包*.clf的方法：/ V8 A! K; g- a+ n0 y
1、以前的版本请删除options－》preferences－》languages－》delete－》verilog hdl
2、options－》preferences－》languages－》import－》*.clf
3、document options－》add type：" T. e# V$ c/ ~! k* ]4 Q# G
   document type：verilog
file filter：*.v5 h5 l, q3 _; b; _& x
   language：verilog hdl v1.1.2" A% v4 j* ^5 `1 z' v5 K
   选中：symbol window
4、ok！

转载地址： http://hujianjust.blog.163.com/blog/static/724550722010828115511648/