3.3 与Cache相关的PCI总线事务
来源:互联网 发布:朋友圈群发软件免费版 编辑:程序博客网 时间:2024/06/03 16:13
PCI总线规范定义了一系列与Cache相关的总线事务,以提高PCI设备与主存储器进行数据交换的效率,即DMA读写的效率。当PCI设备使用DMA方式向存储器进行读写操作时,一定需要经过HOST主桥,而HOST主桥通过FSB总线[1]向存储器控制器进行读写操作时,需要进行Cache共享一致性操作。
PCI设备与主存储器进行的Cache共享一致性增加了HOST主桥的设计复杂度。在高性能处理器中Cache状态机的转换模型十分复杂。而HOST主桥是FSB上的一个设备,需要按照FSB规定的协议处理这个Cache一致性,而多级Cache的一致性和状态转换模型一直是高性能处理器设计中的难点。
不同的HOST主桥处理PCI设备进行的DMA操作时,使用的Cache一致性的方法并不相同。因为Cache一致性操作不仅与HOST主桥的设计相关,而且主要与处理器和Cache Memory系统设计密切相关。
PowerPC和x86处理器可以对PCI设备所访问的存储器进行设置,其设置方法并不相同。其中PowerPC处理器,如MPC8548处理器,可以使用Inbound寄存器的RTT字段和WTT字段,设置在PCI设备进行DMA操作时,是否需要进行Cache一致性操作,是否可以将数据直接写入Cache中。RTT字段和WTT字段的详细说明见第2.2.3节。
而x86处理器可以使用MTRR(Memory Type Range Registers)设置物理存储器区间的属性,是否为可Cache空间。下文分别讨论在PowerPC与x86处理器中,PCI设备进行DMA写操作时,如何进行Cache一致性操作。
但是与PowerPC处理器相比,x86处理器在处理PCI设备的Cache一致性上略有不足,特别是网络设备与存储器系统进行数据交换的效率。因为x86处理器所重点优化的是PCIe设备,目前x86处理器使用的IOAT(I/O Acceleration Technology)技术,极大增强了PCIe设备与主存储器进行数据通信的效率,但是这种技术仍然不能与一些Data Plane处理器,如XLP832,P4080处理器优化I/O访问的技术相提并论。毕竟x86处理器所适用的领域依然是PC、服务器等计算和控制领域,并不是Data Plane处理器领域。
- 3.3 与Cache相关的PCI总线事务
- 3.3 与Cache相关的PCI总线事务
- PCI总线的存储器读写总线事务
- 1.3 PCI总线的存储器读写总线事务
- 1.3 PCI总线的存储器读写总线事务
- 《PCI EXPRESS体系结构导读》读书笔记之PCI总线的存储器读写总线事务
- PCI总线的危机
- PCI总线的基本知识
- PCI总线与接口技术
- 基于PCI总线的CAN卡的设计与实现
- PCI总线地址空间与系统地址空间的关系
- PCI总线地址空间与系统地址空间的关系
- 第2章 PCI总线的桥与配置
- PCI总线地址空间与系统地址空间的关系
- PCI总线地址空间与系统地址空间的关系
- PCI总线地址空间与系统地址空间的关系
- PCI总线地址空间与系统地址空间的关系
- 第2章 PCI总线的桥与配置
- POJ-2299-POJ 2299
- 第3章 PCI总线的数据交换
- USB子系统学习之基础篇三(host controller)
- 3.1 PCI设备BAR空间的初始化
- 3.2 PCI设备的数据传递
- 3.3 与Cache相关的PCI总线事务
- 3.3.1 Cache一致性的基本概念
- 3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写
- 3.3.3 PCI设备对可Cache的存储器空间进行DMA读写
- 3.3.4 PCI设备进行DMA写时发生Cache命中
- 3.3.5 DMA写时发生Cache命中的优化
- 3.4 预读机制
- 第II篇PCI Express体系结构概述
- 流行视频格式讲解