PCB板基础知识、布局原则、布线技巧、设计规则

PCB 板基础知识
    一、PCB 板的元素 1、 工作层面 对于印制电路板来说，工作层面可以分为 6 大类， 信号层 （signal layer） ） 内部电源/接地层 内部电源 接地层 （internal plane layer） ） 机械层（ 主要用来放置物理边界和放置尺寸标注等信息，起到相应 机械层（mechanical layer） ） 的提示作用。EDA 软件可以提供 16 层的机械层。 防护层（ 包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴 防护层（mask layer） ） 元器件粘贴在 PCB 上，阻焊层用于防止焊锡镀在不应 该焊接的地方。 印层（ 在 PCB 板的 TOP 和 BOTTOM 层表面绘制元器件的外观 丝印层（silkscreen layer） ） 轮廓和放置字符串等。例如元器件的标识、标称值等以及 放置厂家标志，生产日期等。同时也是印制电路板上用来 焊接元器件位置的依据，作用是使 PCB 板具有可读性， 便于电路的安装和维修。 其他工作层（ 禁止布线层 Keep Out Layer 其他工作层（other layer） ） 钻孔导引层 drill guide layer 钻孔图层 drill drawing layer 复合层 multi-layer
    2、 元器件封装 是实际元器件焊接到 PCB 板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸， 所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的 元器件可以有不同的封装。因此在制作 PCB 板时必须同时知道元器件的名称和封装形 式。 （1） 元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装 （SMT Surface mounted technology ） 另一种常用的分类方法是从封装外形分类： SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装 (2) 元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸
    例如 AXIAL-0.3 DIP14 （3）常见元器件封装
    RAD0.1
    RB7.6-15 等。
    电阻类 普通电阻 AXIAL- × × ,其中 × × 表示元件引脚间的距离； 可变电阻类元件封装的编号为 VR × , 其中 × 表示元件的类别。 电容类 非极性电容 编号 RAD × × ,其中 × × 表示元件引脚间的距离。 极性电容 编号 RB xx - yy ，xx 表示元件引脚间的距离，yy 表示元件的直径。 二极管类 编号 DIODE- × × ,其中 × × 表示元件引脚间的距离。 晶体管类 器件封装的形式多种多样。 集成电路类 SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装
    3、 铜膜导线 是指 PCB 上各个元器件上起电气导通作用的连线， 它是 PCB 设计中最重要的 部分。对于印制电路板的铜膜导线来说，导线宽度和导线间距是衡量铜膜导线的重要指 标，这两个方面的尺寸是否合理将直接影响元器件之间能否实现电路的正确连接关系。 印制电路板走线的原则： ◆走线长度：尽量走短线，特别对小信号电路来讲，线越短电阻越小，干扰越小。 ◆走线形状：同一层上的信号线改变方向时应该走 135°的斜线或弧形，避免 90°的拐 角。 ◆走线宽度和走线间距：在 PCB 设计中，网络性质相同的印制板线条的宽度要求尽量一 致，这样有利于阻抗匹配。 走线宽度 通常信号线宽为： 0.2～0.3mm，(10mil) 电源线一般为 1.2～2.5mm 在条件允许的范围内，尽量加宽电源、地线 宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线 焊盘、线、过孔的间距要求 PAD and VIA ： ≥ 0.3mm（12mil） PAD and PAD ： ≥ 0.3mm（12mil） PAD and TRACK ： ≥ 0.3mm（12mil） TRACK and TRACK ： ≥ 0.3mm（12mil） 密度较高时：
    PAD and VIA ： ≥ 0.254mm（10mil） PAD and PAD ： ≥ 0.254mm（10mil） PAD and TRACK ： ≥ 0.254mm（10mil） TRACK and TRACK ： ≥ 0.254mm（10mil）
    4、 焊盘和过孔 引脚的钻孔直径=引脚直径+（10~30mil） 引脚的焊盘直径=钻孔直径+18mil
    PCB 板设计技巧
    设计 PCB 板的三大主要工作：1、集成库的制作 2、布局 3、布线
    布局设计
    1、布局规划 （1）PCB 的美观 （2）布局要符合 PCB 可制造性 （3）要按照电路的单元电路功能进行布局 （4）特殊元件的布局 （5）元器件封装的选择 （6）检查布局 一般工程师的做法：布局 自动布线 调整布局，如此反复，直到布局基本满意为止。 2、手工布局的一般步骤和原则
    3、元器件的操作技巧 无论是在布局过程中，还是在布线过程中，对元器件的操作都很频繁。 （1） 选择元器件、对其元器件 在原理图编辑器中，选择需要操作的元器件，此时在 PCB 编辑器中该元器件就以高 亮的形式显示出来。 S+T 快捷键 (2)锁定元器件 在 PCB 编辑器中，选中该元器件，单击右键，component locked 双击该元器件，选中 locked (3)元器件组合（Union）的操作 （4）元器件的整体编辑 （5）拼版技巧
    布线
    1、 布线的基本知识 2、 布线的基本操作 （1） 查找、选中网络布线 单击左侧抽屉式面板 PCB，查找网络 选中网络，实时高亮 ctrl+左键 （2） 铜膜导线的移动 （3） 切割导线 快捷键 E+K
    层的操作
    1、 切换层 shift+S 2、 单击左下角 LS，可以进行 PCB 板层的设计 3、 单击 PCB 编辑器下方各层按钮，出现一个下拉菜单，可以进行诸如高亮显示该层 （hig-hlight top layer） ，隐藏该层（Hide Top layer）等内容的设置。
    华为 PCB 布局原则
    1、 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这 些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据 某些元件的特殊要求，设置禁止布线区。 3. 综合考虑 PCB 性能和加工的效率选择加工流程。 加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一 次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。 4、布局操作的基本原则 A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局． B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． C. 布局应尽量满足以下要求:总的连线尽可能短， 关键信号线最短;高电压、 大电流信号与小 电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高 频元器件的间隔要充分． D. 相同结构电路部分，尽可能采用“对称式”标准布局； E. 按照均匀分布、重心平衡、版面美观的标准优化布局； F. 器件布局栅格的设置，一般 IC 器件布局时，栅格应为 50--100 mil,小型表面安装器件，如 表面贴装元件布局时，栅格设置应不少于 25mil。 G. 如有特殊布局要求，应双方沟通后确定。 5. 同类型插装元器件在 X 或 Y 方向上应朝一个方向放置。同一种类型的有极性分立元件也 要力争在 X 或 Y 方向上保持一致，便于生产和检验。 6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏 感器件应远离发热量大的元器件。 7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件 周围要有足够的空间。 8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需 要接地时, 应采用分布接地小孔的方式与地平面连接。 9. 焊接面的贴装元件采用波峰焊接生产工艺时， 容件轴向要与波峰焊传送方向垂直， 阻 阻、 排及 SOP（PIN 间距大于等于 1.27mm）元器件轴向与传送方向平行；PIN 间距小于 1.27mm （50mil)的 IC、SOJ、PLCC、QFP 等有源元件避免用波峰焊焊接。 10. BGA 与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外 侧与相邻插装元件的外侧距离大于 2mm； 有压接件的 PCB， 压接的接插件周围 5mm 内不能 有插装元、器件，在焊接面其周围 5mm 内也不能有贴装元、器件。 11. IC 去耦电容的布局要尽量靠近 IC 的电源管脚，并使之与电源和地之间形成的回路最短。 12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 13. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。 串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。 匹配电阻、 电容的布局一定要分清信号的源端与终端， 对于多负载的终端匹配一定要在信号 的最远端匹配。 14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板 和接插件的信号对应关系，经确认无误后方可开始布线。
    布线
    布线是整个 PCB 设计中最重要的工序。这将直接影响着 PCB 板的性能好坏。在 PCB 的设 计过程中，布线一般有这么三种境界的划分：首先是布通，这时 PCB 设计时的最基本的要 求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其 次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调 整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响 电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电 器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐 划一， 不能纵横交错毫无章法。 这些都要在保证电器性能和满足其他个别要求的情况下实现， 否则就是舍本逐末了。布线时主要按以下原则进行： ①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条 件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线 ＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达 0.05～0.07mm，电源线 一般为 1.2～2.5mm。对数字电路的 PCB 可用宽的地导线组成一个回路, 即构成一个地网来 使用（模拟电路的地则不能这样使用） ②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避 免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行 容易产生寄生耦合。 ③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、 特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零； ④． 尽可能采用 45o 的折线布线，不可使用 90o 折线，以减小高频信号的辐射； （要 求高的线还要用双弧线） ⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽 量少； ⑥． 关键的线尽量短而粗，并在两边加上保护地。 ⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式 引出。 ⑧． 关键信号应预留测试点，以方便生产和维修检测用 ⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和 DRC 检查无 误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方 都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
    Alitum Designer 的 PCB 板布线规则
    对于 PCB 的设计， AD 提供了详尽的 10 种不同的设计规则，这些设计规则则 包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。 根据这些规则， Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和 布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则， 如果是设计双面板， 很多规则可以采用 系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对 Protel DXP 的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在 PCB 电路板编辑环境下，从 Protel DXP 的主 菜单中执行菜单命令 Desing/Rules ……，系统将弹出如图 6-1 所示的 PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框。
    图 6-1 PCB 设计规则和约束对话框 该对话框左侧显示的是设计规则的类型，共分 10 类。左边列出的是 Desing Rules( 设计规则 ) ，其中包括 Electrical （电气类型） Routing （布线类型） SMT 、 、 （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。 该对话框左下角有按钮 Priorities ，单击该按钮，可以对同时存在的多个设计规则 设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在 左边任一类规则上右击鼠标，将会弹出如 6-2 所示的菜单。
    在该设计规则菜单中， New Rule 是新建规则； Delete Rule 是删除规则； Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中； Import Rules 是从文件中导入 规则； Report ……选项，将当前规则以报告文件的方式给出。 图 6 — 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短 路允许等 4 个小方面设置。 1 ． Clearance （安全距离）选项区域设置 安全距离设置的是 PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和 导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在 Clearance 上右击鼠标，从弹出的快捷菜单中选择 New Rule ……选项， 如图 6-3 所示。
    图 6-3 新建规则 系统将自动当前设计规则为准，生成名为 Clearance_1 的新设计规则，其设置对话 框如图 6-4 所示。
    图 6-4 新建 Clearance_1 设计规则 （ 2 ）在 Where the First object matches 选项区域中选定一种电气类型。在这里选 定 Net 单选项，同时在下拉菜单中选择在设定的任一网络名。在右边 Full Query 中出现 InNet （ ）字样，其中括号里也会出现对应的网络名。 （ 3 ）同样的在 where the Second object matches 选项区域中也选定 Net 单选项， 从下拉菜单中选择另外一个网络名。 （ 4 ）在 Constraints 选项区域中的 Minimum Clearance 文本框里输入 8mil 。这里 Mil 为英制单位， 1mil=10 -3 inch, linch= 2.54cm 。文中其他位置的 mil 也代表同样的 长度单位。 （ 5 ）单击 Close 按钮，将退出设置，系统自动保存更改。 设计完成效果如图 6-5 所示。
    图 6-5 设置最小距离 2 ． Short Circuit （短路）选项区域设置 短路设置就是否允许电路中有导线交叉短路。 设置方法同上， 系统默认不允许短路， 即取消 Allow Short Circuit 复选项的选定，如图 6- 6 所示。
    图 6-6 短路是否允许设置 3 ． Un-Routed Net （未布线网络）选项区域设置 可以指定网络、检查网络布线是否成功，如果不成功，将保持用飞线连接。 4 ． Un-connected Pin （未连接管脚）选项区域设置 对指定的网络检查是否所有元件管脚都连线了。 6.3 布线设计规则
    Routing （布线设计）规则主要有如下几种。 1 ． Width （导线宽度）选项区域设置 导线的宽度有三个值可以供设置， 分别为 Max width （最大宽度） Preferred Width 、 （最佳宽度） Min width （最小宽度）三个值，如图 6-7 所示。系统对导线宽度的默 、 认值为 10mil ，单击每个项直接输入数值进行更改。这里采用系统默认值 10mil 设置导 线宽度。
    图 6 -7 设置导线宽度 2. Routing Topology （布线拓扑）选项区域设置 拓扑规则定义是采用的布线的拓扑逻辑约束。 Protel DXP 中常用的布线约束为统 计最短逻辑规则，用户可以根据具体设计选择不同的布线拓扑规则。 Protel DXP 提供 了以下几种布线拓扑规则。 Shortest ( 最短 ) 规则设置 最短规则设置如图 6-8 所示，从 Topology 下拉菜单中选择 Shortest 选项，该选项的 定义是在布线时连接所有节点的连线最短规则。
    图 6 -8 最短拓扑逻辑 Horizontal （水平）规则设置 水平规则设置如图 6- 9 所示，从 Topoogy 下拉菜单中选择 Horizontal 选基。它采用 连接节点的水平连线最短规则。
    图 6-9 水平拓扑规则 Vertical （垂直）规则设置 垂直规则设置如图 6-10 所示，从 Tolpoogy 下拉菜单中选择 Vertical 选项。它采和 是连接所有节点，在垂直方向连线最短规则。
    图 6-10 垂直拓扑规则 Daisy Simple （简单雏菊）规则设置 简单雏菊规则设置如图 6-11 所示， Tolpoogy 下拉菜单中选择 Daisy simple 选项。 从 它采用的是使用链式连通法则，从一点到另一点连通所有的节点，并使连线最短。
    图 6-11 简单雏菊规则 Daisy-MidDriven （雏菊中点）规则设置 雏菊中点规则设置如图 6-12 所示，从 Tolpoogy 下拉菜单中选择 Daisy_MidDiven 选项。该规则选择一个 Source （源点） ，以它为中心向左右连通所有的节点，并使连线 最短。
    图 6-12 雏菊中点规则 Daisy Balanced （雏菊平衡）规则设置 雏菊平衡规则设置如图 6-13 所示，从 Tolpoogy 下拉菜单中选择 Daisy Balanced 选 项。 它也选择一个源点， 将所有的中间节点数目平均分成组， 所有的组都连接在源点上，
    并使连线最短。
    图 6-13 雏菊平衡规则 Star Burst （星形）规则设置 星形规则设置如图 6-14 所示，从 Tolpoogy 下拉菜单中选择 Star Burst 选项。该规 则也是采用选择一个源点，以星形方式去连接别的节点，并使连线最短。
    图 6-14 Star Burst （星形）规则 3. Routing Rriority （布线优先级别）选项区域设置 该规则用于设置布线的优先次序，设置的范围从 0~100 ，数值越大，优先级越高， 如图 6-15 所示。
    图 6-15 布线优先级设置 4. Routing Layers （布线图）选殴区域设置 该规则设置布线板导的导线走线方法。包括顶层和底层布线层，共有 32 个布线层 可以设置，如图 6-16 所示。
    图 6-16 布线层设置 由于设计的是双层板，故 Mid-Layer 1 到 Mid-Layer30 都不存在的，该选项为灰色 不能使用，只能使用 Top Layer 和 Bottom Layer 两层。每层对应的右边为该层的布线走 法。 Prote DXP 提供了 11 种布线走法，如图 6 -17 所示。
    图 6-17 11 种布线法 各种布线方法为： Not Used 该层不进行布线； Horizontal 该层按水平方向布 线 ;Vertical 该层为垂直方向布线； Any 该层可以任意方向布线； Clock 该层为按一点 钟方向布线；Clock 该层为按两点钟方向布线；Clock 该层为按四点钟方向布线；Clock 该层为按五点钟方向布线； 45Up 该层为向上 45 °方向布线、 45Down 该层为向下 45 ° 方法布线； Fan Out 该层以扇形方式布线。 对于系统默认的双面板情况，一面布线采用 Horizontal 方式另一面采用 Vertical 方式。 5 ． Routing Corners （拐角）选项区域设置 布线的拐角可以有 45 °拐角、 90 °拐角和圆形拐角三种，如图 6－18 所示。
    图 6－18 拐角设置 从 Style 上拉菜单栏中可以选择拐角的类型。如图 6 －16 中 Setback 文本框用于设 定拐角的长度。 To 文本框用于设置拐角的大小。对于 90 °拐角如图 6－19 所示，圆形 拐角设置如图 6－20 所示。
    图 6－19 90 °拐角设置
    图 6－20 圆形拐角设置 6 ． Routing Via Style （导孔）选项区域设置 该规则设置用于设置布线中导孔的尺寸，其界面如图 6－21 所示。
    图 6 －21 导孔设置 可以调协的参数有导孔的直径 via Diameter 和导孔中的通孔直径 Via Hole Size ， 包 括 Maximum （最大值） Minimum （最小值）和 Preferred （最佳值） 、 。设置时需注 意导孔直径和通孔直径的差值不宜过小，否则将不宜于制板加工。合适的差值在 10mil 以上。 6.4 阻焊层设计规则 Mask （阻焊层设计）规则用于设置焊盘到阻焊层的距离，有如下几种规则。 1 ． Solder Mask Expansion （阻焊层延伸量）选项区域设置 该规则用于设计从焊盘到阻碍焊层之间的延伸距离。 在电路板的制作时， 阻焊层要 预留一部分空间给焊盘。这个延伸量就是防止阻焊层和焊盘相重叠，如图 6 — 22 所示 系统默认值为 4mil,Expansion 设置预为设置延伸量的大小。
    图 6 — 22 阻焊层延伸量设置 2 ． Paste Mask Expansion （表面粘着元件延伸量）选项区域设置 该规则设置表面粘着元件的焊盘和焊锡层孔之间的距离，如图 6 — 23 所示，图中 的 Expansion 设置项为设置延伸量的大小。
    图 6 — 23 表面粘着元件延伸量设置 6.5 内层设计规则 Plane （内层设计）规则用于多层板设计中，有如下几种设置规则。 1 ． Power Plane Connect Style （电源层连接方式）选项区域设置 电源层连接方式规则用于设置导孔到电源层的连接， 其设置界面如图 6 — 24 所示。
    图 6 — 24 电源层连接方式设置 图中共有 5 项设置项，分别是： ? Conner Style 下拉列表：用于设置电源层和导孔的连接风格。下拉列表中有 3 个选项可以选择： Relief Connect （发散状连接） Direct connect （直接连接）和 No 、 Connect （不连接） 。工程制板中多采用发散状连接风格。 ? Condctor Width 文本框：用于设置导通的导线宽度。
    Conductors 复选项：用于选择连通的导线的数目，可以有 2 条或者 4 条导 线供选择。 ? Air-Gap 文本框：用于设置空隙的间隔的宽度。 ? Expansion 文本框：用于设置从导孔到空隙的间隔之间的距离。 2. Power Plane Clearance （电源层安全距离）选项区域设置 该规则用于设置电源层与穿过它的导孔之间的安全距离， 即防止导线短路的最小距 离，设置界面如图 6 — 25 所示，系统默认值 20mil。
    图 6 — 25 电源层安全距离设置 3 ． Polygon Connect style （敷铜连接方式）选项区域设置 该规则用于设置多边形敷铜与焊盘之间的连接方式，设置界面如图 6 — 26 所示。
    图 6 — 26 敷铜连接方式设置 该设置对话框中 Connect Style 、 Conductors 和 Conductor width 的设置与 Power Plane Connect Style 选项设置意义相同，在此不同志赘述。 最后可以设定敷铜与焊盘之间的连接角度，有 90angle(90 ° ) 和 45Angle （ 45 °） 角两种方式可选。 6.6 测试点设计规则 Testpiont （测试点设计）规则用于设计测试点的形状、用法等，有如下几项设置。 1 ． Testpoint Style （测试点风格）选项区域设置 该规则中可以指定测试点的大小和格点大小等，设置界面如图 6 — 27 所示。
    图 6 — 27 测试点风格设置 该设置对话框有如下选项： ? Size 文本框为测试点的大小， Hole Size 文本框为测试点的导孔的大小，可以 指定 Min （最小值） Max （最大值）和 Preferred （最优值） 、 。 ? Grid Size 文本框：用于设置测试点的网格大小。系统默认为 1mil 大小。 ? Allow testpoint under component 复选项： 用于选择是否允许将测试点放置在元 件下面。复选项 Top 、 Bottom 等选择可以将测试点放置在哪些层面上。 右边多项复选项设置所允许的测试点的放置层和放置次序。 系统默认为所有规则都 选中。 2 ． Testpoint Usage （测试点用法）选项区域设置 测试点用法设置的界面如图 6 — 28 所示。
    图 6 — 28 测试点用法设置 该设置对话框有如下选项： Allow multiple testpoints on same net 复选项：用于设置是否可以在同一网络上允许 多个测试点存在。 Testpoint 选项区域中的单选项选择对测试点的处理，可以是 Required ( 必须处理 ) 、 Invalid （无效的测试点）和 Don't care （可忽略的测试点） 。 6.7 电路板制板规则 Manufacturing （电路板制板）规则用于对电路板制板的设置，有如下几类设置： 1. Minimum annular Ring （最小焊盘环宽）选项区域设置 电路板制作时的最小焊盘宽度， 即焊盘外直径和导孔直径之间的有效期值， 系统默 认值为 10 mil。 2 ． Acute Angle （导线夹角设置）选项区域设置 对于两条铜膜导线的交角，不小于 90 °。 3 ． Hole size （导孔直径设置）选项区域设置
    该规则用于设置导孔的内直径大小。可以指定导孔的内直径的最大值和最小值。 Measurement Method 下拉列表中有两种选项： Absolute 以绝对尺寸来设计， Percent 以相对的比例来设计。 采用绝对尺寸的导孔直径设置对话框如图 6 — 29 所示 （以 mil 为单位） 。
    图 6 — 29 导孔直径设置对话框 4 ． Layers Pais （使用板层对）选项区域设置 在设计多层板时，如果使用了盲导孔，就要在这里对板层对进行设置。对话框中的 复选取项用于选择是否允许使用板层对（ layers pairs ）设置。 本章中，对 Protel DXP 提供的 10 种布线规则进行了介绍，在设计规则中介绍了每 条规则的功能和设置方法。 这些规则的设置属于电路设计中的较高级的技巧， 它设计到 很多算法的知识。掌握这些规则的设置，就能设计出高质量的 PCB 电路。
    双面板布线技巧
    一 双面板布线技巧 在当今激烈竞争的电池供电市场中，由于成本指标限制，设计人员常常使用双面板。尽 管多层板(4 层、6 层及 8 层) 方案在尺寸、噪声和性能方面具有明显优势，成本压力却 促使工程师们重新考虑其布线策略，采用双面板。在本文中，我们将讨论自动布线功能 的正确使用和错误使用， 有无地平面时电流回路的设计策略， 以及对双面板元件布局的 建议。 自动布线的优缺点以及模拟电路布线的注意事项 设计 PCB 时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较 低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或 高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能 带来严重的电路性能问题。 例如，图 1 中显示了一个采用自动布线设计的双面板的顶层。此双面板的底层如 图 2 所示，这些布线层的电路原理图如图 3a 和图 3b 所示。设计此混合信号电路板时， 经仔细考虑，将器件手工放在板上，以便将数字和模拟器件分开放置。 采用这种布线方案时，有几个方面需要注意，但最麻烦的是接地。如果在顶层布地 线，则顶层的器件都通过走线接地。器件还在底层接地，顶层和底层的地线通过电路板 最右侧的过孔连接。 当检查这种布线策略时， 首先发现的弊端是存在多个地环路。 另外， 还会发现底层的地线返回路径被水平信号线隔断了。 这种接地方案的可取之处是， 模拟 器件(12 位 A/D 转换器 MCP3202 和 2.5V 参考电压源 MCP4125)放在电路板的最右侧， 这种布局确保了这些模拟芯片下面不会有数字地信号经过。
    图 3a 和图 3b 所示电路的手工布线如图 4、图 5 所示。在手工布线时，为确保正确 实现电路，需要遵循一些通用的设计准则：尽量采用地平面作为电流回路；将模拟地平 面和数字地平面分开；如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使 信号走线与地平面垂直； 模拟电路尽量靠近电路板边缘放置， 数字电路尽量靠近电源连 接端放置，这样做可以降低由数字开关引起的 di/dt 效应。 这两种双面板都在底层布有地平面， 这种做法是为了方便工程师解决问题， 使其可 快速明了电路板的布线。厂商的演示板和评估板通常采用这种布线策略。但是，更为普 遍的做法是将地平面布在电路板顶层，以降低电磁干扰。
    图 1 采用自动布线为图 3 所示电路原理图设计的电路板的顶层
    图 2 采用自动布线为图 3 所示电路原理图设计的电路板的底层
    图 3a 图 1、图 2、图 4 和图 5 中布线的电路原理图
    图 3b 图 1、图 2、图 4 和图 5 中布线的模拟部分电路原理图 有无地平面时的电流回路设计 对于电流回路，需要注意如下基本事项： 1. 如果使用走线，应将其尽量加粗。 PCB 上的接地连接如要考虑走线时，设计应将走线尽量加粗。这是一个好的经验 法则，但要知道，接地线的最小宽度是从此点到末端的有效宽度，此处“末端”指距离电 源连接端最远的点。 2. 应避免地环路。 3. 如果不能采用地平面，应采用星形连接策略 (见图 6)。 通过这种方法，地电流独立返回电源连接端。图 6 中，注意到并非所有器件都有自 己的回路，U1 和 U2 是共用回路的。如遵循以下第 4 条和第 5 条准则，是可以这样做 的。 4. 数字电流不应流经模拟器件。 数字器件开关时，回路中的数字电流相当大，但只是瞬时的，这种现象是由地线的 有效感抗和阻抗引起的。对于地平面或接地走线的感抗部分，计算公式为 V = Ldi/dt， 其中 V 是产生的电压，L 是地平面或接地走线的感抗，di 是数字器件的电流变化，dt 是持续时间。对地线阻抗部分的影响，其计算公式为 V= RI, 其中，V 是产生的电压， R 是地平面或接地走线的阻抗，I 是由数字器件引起的电流变化。经过模拟器件的地平 面或接地走线上的这些电压变化，将改变信号链中信号和地之间的关系(即信号的对地 电压)。 5. 高速电流不应流经低速器件。 与上述类似， 高速电路的地返回信号也会造成地平面的电压发生变化。 此干扰的计 算公式和上述相同，对于地平面或接地走线的感抗，V = Ldi/dt ；对于地平面或接地走 线的阻抗，V = RI 。与数字电流一样，高速电路的地平面或接地走线经过模拟器件时， 地线上的电压变化会改变信号链中信号和地之间的关系。
    图 4 采用手工走线为图 3 所示电路原理图设计的电路板的顶层
    图 5 采用手工走线为图 3 所示电路原理图设计的电路板的底层
    图 6 如果不能采用地平面，可以采用“星形”布线策略来处理电流回路
    图 7 分隔开的地平面有时比连续的地平面有效，图 b)接地布线策略比图 a) 的接 地策略理想 6. 不管使用何种技术，接地回路必须设计为最小阻抗和容抗。
    7. 如使用地平面，分隔开地平面可能改善或降低电路性能，因此要谨慎使用。分 开模拟和数字地平面的有效方法如图 7 所示。 图 7 中，精密模拟电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开 了。 这是分隔开接地回路的非常有效的方法， 我们在前面讨论的图 4 和图 5 的布线也采 用了这种技术。 二、 工程领域中的数字设计人员和数字电路板设计专家在不断增加， 这反映了行业 的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还 会一直存在一部分与模拟或现实环境接口的电路设计。 模拟和数字领域的布线策略有一 些类似之处，但要获得更好的结果时，由于其布线策略不同，简单电路布线设计就不再 是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由 PCB 布线引起的电 磁干扰 (EMI)等几个方面，讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时， 模拟器件和数字器件都需要这些类型的电容， 都需要靠近其电源引脚连 接一个电容，此电容值通常为 0.1mF。系统供电电源侧需要另一类电容，通常此电容值 大约为 10mF。 这些电容的位置如图 1 所示。电容取值范围为推荐值的 1/10 至 10 倍之间。但引脚 须较短，且要尽量靠近器件(对于 0.1mF 电容)或供电电源(对于 10mF 电容)。 在电路板上加旁路或去耦电容， 以及这些电容在板上的位置， 对于数字和模拟设计 来说都属于常识。但有趣的是，其原因却有所不同。在模拟布线设计中，旁路电容通常 用于旁路电源上的高频信号， 如果不加旁路电容， 这些高频信号可能通过电源引脚进入 敏感的模拟芯片。一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力。 如果在模拟电路中不使用旁路电容的话， 就可能在信号路径上引入噪声， 更严重的情况 甚至会引起振动。
    图 1 在模拟和数字 PCB 设计中，旁路或去耦电容(1mF)应尽量靠近器件放置。供 电电源去耦电容(10mF)应放置在电路板的电源线入口处。 所有情况下， 这些电容的引脚 都应较短
    图 2 在此电路板上， 使用不同的路线来布电源线和地线， 由于这种不恰当的配合， 电路板的电子元器件和线路受电磁干扰的可能性比较大
    图 3 在此单面板中，到电路板上器件的电源线和地线彼此靠近。此电路板中电源 线和地线的配合比图 2 中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性 降低了 679/12.8 倍或约 54 倍 对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。这些电容 的一个功能是用作 “微型”电荷库。在数字电路中，执行门状态的切换通常需要很大的 电流。由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利 的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。电压变化太 大， 会导致数字信号电平进入不确定状态， 并很可能引起数字器件中的状态机错误运行。 流经电路板走线的开关电流将引起电压发生变化， 电路板走线存在寄生电感， 可采用如 下公式计算电压的变化： V = LdI/dt 其中，V = 电压的变化；L = 电路板走线感抗；dI = 流经走线的电流变化；dt =电 流变化的时间。 因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是 较好的做法。 电源线和地线要布在一起
    电源线和地线的位置良好配合， 可以降低电磁干扰的可能性。 如果电源线和地线配 合不当，会设计出系统环路，并很可能会产生噪声。电源线和地线配合不当的 PCB 设 计示例如图 2 所示。 此电路板上，设计出的环路面积为 697cm2。采用图 3 所示的方法，电路板上或电 路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路， 也适用于数字电路。 一个基本的经验准 则是使用不间断的地平面，这一常识降低了数字电路中的 dI/dt(电流随时间的变化)效 应， 这一效应会改变地的电势并会使噪声进入模拟电路。 数字和模拟电路的布线技巧基 本相同，但有一点除外。对于模拟电路，还有另外一点需要注意，就是要将数字信号线 和地平面中的回路尽量远离模拟电路。 这一点可以通过如下做法来实现： 将模拟地平面 单独连接到系统地连接端， 或者将模拟电路放置在电路板的最远端， 也就是线路的末端。 这样做是为了保持信号路径所受到的外部干扰最小。 对于数字电路就不需要这样做， 数 字电路可容忍地平面上的大量噪声，而不会出现问题。
    图 4 (a)将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。 (b) 要 尽可能将高频和低频分开，高频元件要靠近电路板的接插件
    图 5 在 PCB 上布两条靠近的走线，很容易形成寄生电容。由于这种电容的存在， 在一条走线上的快速电压变化，可在另一条走线上产生电流信号
    图 6 如果不注意走线的放置，PCB 中的走线可能产生线路感抗和互感。这种寄生 电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述，在每个 PCB 设计中，电路的噪声部分和“安静”部分(非噪声部分)要分隔 开。一般来说，数字电路“富含”噪声，而且对噪声不敏感(因为数字电路有较大的电压 噪声容限)；相反，模拟电路的电压噪声容限就小得多。两者之中，模拟电路对开关噪 声最为敏感。在混合信号系统的布线中，这两种电路要分隔开，如图 4 所示。 PCB 设计产生的寄生元件 PCB 设计中很容易形成可能产生问题的两种基本寄生元件：寄生电容和寄生电感。 设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。可以这样做：在不同的两 层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走 线的旁边，如图 5 所示。在这两种走线配置中，一条走线上电压随时间的变化(dV/dt) 可能在另一条走线上产生电流。 如果另一条走线是高阻抗的， 电场产生的电流将转化为 电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。 如果发生快速电压瞬变的走线靠 近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。在这种环境中，模拟电路有 两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。 最常用的技术是根据电容的方程， 改变 走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意，变量 d 在电 容方程的分母中，d 增加，容抗会降低。可改变的另一个变量是两条走线的长度。在这 种情况下，长度 L 降低，两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。 地线是低阻抗的， 而且添加这样的另外一 条走线将削弱产生干扰的电场，如图 5 所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。 也是布两条走线， 在不 同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另 一条的旁边， 如图 6 所示。 在这两种走线配置中， 一条走线上电流随时间的变化 (dI/dt)， 由于这条走线的感抗，会在同一条走线上产生电压；并由于互感的存在，会在另一条走 线上产生成比例的电流。 如果在第一条走线上的电压变化足够大， 干扰可能会降低数字 电路的电压容限而产生误差。 并不只是在数字电路中才会发生这种现象， 但这种现象在
    数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路和噪声 I/O 端口分开。要 设法实现低阻抗的电源和地网络， 应尽量减小数字电路导线的感抗， 尽量降低模拟电路 的电容耦合。 结语 数字和模拟范围确定后，谨慎地布线对获得成功的 PCB 至关重要。布线策略通常 作为经验准则向大家介绍， 因为很难在实验室环境中测试出产品的最终成功与否。 因此， 尽管数字和模拟电路的布线策略存在相似之处， 还是要认识到并认真对待其布线策略的 差别。 三、寄生元件危害最大的情况 印刷电路板布线产生的主要寄生元件包括： 寄生电阻、 寄生电容和寄生电感。 例如： PCB 的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄 生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际 的 PCB 时，所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电 路板寄生元件类型 — 寄生电容进行量化， 并提供一个可清楚看到寄生电容对电路性能 影响的示例。
    图 1 在 PCB 上布两条靠近的走线，很容易产生寄生电容。由于这种寄生电容的存 在，在一条走线上的快速电压变化会在另一条走线上产生电流信号。
    图 2 用三个 8 位数字电位器和三个放大器提供 65536 个差分输出电压，组成一个 16 位 D/A 转换器。如果系统中的 VDD 为 5V，那么此 D/A 转换器的分辨率或 LSB 大 小为 76.3mV。
    图 3 这是对图 2 所示电路的第一次布线尝试。此配置在模拟线路上产生不规律的 噪声，这是因为在特定数字走线上的数据输入码随着数字电位器的编程需求而改变。 寄生电容的危害 大多数寄生电容都是靠近放置两条平行走线引起的。 可以采用图 1 所示的公式来计 算这种电容值。 在混合信号电路中， 如果敏感的高阻抗模拟走线与数字走线距离较近， 这种电容会 产生问题。例如，图 2 中的电路就很可能存在这种问题。 为讲解图 2 所示电路的工作原理，采用三个 8 位数字电位器和三个 CMOS 运算放 大器组成一个 16 位 D/A 转换器。在此图的左侧，在 VDD 和地之间跨接了两个数字电 位器(U3a 和 U3b)，其抽头输出连接到两个运放(U4a 和 U4b)的正相输入端。数字电位 器 U2 和 U3 通过与单片机(U1)之间的 SPI 接口编程。在此配置中，每个数字电位器配 置为 8 位乘法型 D/A 转换器。如果 VDD 为 5V，那么这些 D/A 转换器的 LSB 大小等于 19.61mV。
    这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。 在 此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。这两个 放大器配置为其输出摆幅限制不会超出第二级放大器的输入范围。
    图 4 在此示波器照片中，最上面的波形取自 JP1 (到数字电位器的数字码)，第二个波形取自 JP5 (相邻模拟走线上的噪声)，最下面的波形取自 TP10(16 位 D/A 转换器输出端的噪 声)。
    图 5 采用这种新的布线， 将模拟线路和数字线路隔离开了。 增大走线之间的距离， 基本消除了在前面布线中造成干扰的数字噪声。
    图 6 图中示出了采用新布线的 16 位 D/A 转换器的单个码转换结果，对数字电位 器编程的数字信号没有造成数字噪声。 为使此电路具有 16 位 D/A 转换器的性能，采用第三个数字电位器(U2a)跨接在两 个运放(U4a 和 U4b)的输出端之间。U3a 和 U3b 的编程设定经数字电位器后的电压值。 如果 VDD 为 5V，可以将 U3a 和 U3b 的输出编程为相差 19.61mV。此电压大小经第三 个 8 位数字电位器 R3，则自左至右整个电路的 LSB 大小为 76.3mV。此电路获得最优 性能所需的严格器件规格如表 1 所示。 此电路有两种基本工作模式。 第一种模式可用于获得可编程、 可调节的直流差分电 压。在此模式中，电路的数字部分只是偶尔使用，在正常工作时不使用。第二种模式是 可以将此电路用作任意波形发生器。 在此模式中， 电路的数字部分是电路运行的必需部 分。此模式中可能发生电容耦合的危险。 图 2 所示电路的第一次布线如图 3 所示。 此电路是在实验室中快速设计出的， 没有 注意细节。在检查布线时，发现将数字走线布在了高阻抗模拟线路的旁边。需要强调的 是， 第一次就应该正确布线， 本文的目的是为了讲解如何识别问题及如何对布线做重大 改进。 看一下此布线中不同的走线， 可以明显看到哪里可能存在问题。 图中的模拟走线从 U3a 的抽头连接到 U4a 放大器的高阻抗输入端。图中的数字走线传送对数字电位器设 置进行编程的数字码。 在测试板上经过测量， 发现数字走线中的数字信号耦合到了敏感的模拟走线中， 参 见图 4。 系统中对数字电位器编程的数字信号沿着走线逐渐传输到输出直流电压的模拟线 路。此噪声通过电路的模拟部分一直传播到第三个数字电位器(U5a)。第三个数字电位 器在两个输出状态之间翻转。 解决这个问题的方法主要是分隔开走线， 5 示出了改进 图 的布线方案。 改变布线的结果如图 6 所示。 将模拟和数字走线仔细分开后， 电路成为非常 “干净” 的 16 位 D/A 转换器。图中的波形是第三个数字电位器的单码转换结果 76.29mV。 结语 数字和模拟范围确定后，谨慎布线对获得成功的 PCB 是至关重要的。尤其是有源 数字走线靠近高阻抗模拟走线时， 会引起严重的耦合噪声， 这只能通过增加走线之间的 距离来避免。
    1本文由awodewen贡献
    doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。
    PCB 板基础知识
    一、PCB 板的元素 1、 工作层面 对于印制电路板来说，工作层面可以分为 6 大类， 信号层 （signal layer） ） 内部电源/接地层 内部电源 接地层 （internal plane layer） ） 机械层（ 主要用来放置物理边界和放置尺寸标注等信息，起到相应 机械层（mechanical layer） ） 的提示作用。EDA 软件可以提供 16 层的机械层。 防护层（ 包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴 防护层（mask layer） ） 元器件粘贴在 PCB 上，阻焊层用于防止焊锡镀在不应 该焊接的地方。 印层（ 在 PCB 板的 TOP 和 BOTTOM 层表面绘制元器件的外观 丝印层（silkscreen layer） ） 轮廓和放置字符串等。例如元器件的标识、标称值等以及 放置厂家标志，生产日期等。同时也是印制电路板上用来 焊接元器件位置的依据，作用是使 PCB 板具有可读性， 便于电路的安装和维修。 其他工作层（ 禁止布线层 Keep Out Layer 其他工作层（other layer） ） 钻孔导引层 drill guide layer 钻孔图层 drill drawing layer 复合层 multi-layer
    2、 元器件封装 是实际元器件焊接到 PCB 板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸， 所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的 元器件可以有不同的封装。因此在制作 PCB 板时必须同时知道元器件的名称和封装形 式。 （1） 元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装 （SMT Surface mounted technology ） 另一种常用的分类方法是从封装外形分类： SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装 (2) 元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸
    例如 AXIAL-0.3 DIP14 （3）常见元器件封装
    RAD0.1
    RB7.6-15 等。
    电阻类 普通电阻 AXIAL- × × ,其中 × × 表示元件引脚间的距离； 可变电阻类元件封装的编号为 VR × , 其中 × 表示元件的类别。 电容类 非极性电容 编号 RAD × × ,其中 × × 表示元件引脚间的距离。 极性电容 编号 RB xx - yy ，xx 表示元件引脚间的距离，yy 表示元件的直径。 二极管类 编号 DIODE- × × ,其中 × × 表示元件引脚间的距离。 晶体管类 器件封装的形式多种多样。 集成电路类 SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装
    3、 铜膜导线 是指 PCB 上各个元器件上起电气导通作用的连线， 它是 PCB 设计中最重要的 部分。对于印制电路板的铜膜导线来说，导线宽度和导线间距是衡量铜膜导线的重要指 标，这两个方面的尺寸是否合理将直接影响元器件之间能否实现电路的正确连接关系。 印制电路板走线的原则： ◆走线长度：尽量走短线，特别对小信号电路来讲，线越短电阻越小，干扰越小。 ◆走线形状：同一层上的信号线改变方向时应该走 135°的斜线或弧形，避免 90°的拐 角。 ◆走线宽度和走线间距：在 PCB 设计中，网络性质相同的印制板线条的宽度要求尽量一 致，这样有利于阻抗匹配。 走线宽度 通常信号线宽为： 0.2～0.3mm，(10mil) 电源线一般为 1.2～2.5mm 在条件允许的范围内，尽量加宽电源、地线 宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线 焊盘、线、过孔的间距要求 PAD and VIA ： ≥ 0.3mm（12mil） PAD and PAD ： ≥ 0.3mm（12mil） PAD and TRACK ： ≥ 0.3mm（12mil） TRACK and TRACK ： ≥ 0.3mm（12mil） 密度较高时：
    PAD and VIA ： ≥ 0.254mm（10mil） PAD and PAD ： ≥ 0.254mm（10mil） PAD and TRACK ： ≥ 0.254mm（10mil） TRACK and TRACK ： ≥ 0.254mm（10mil）
    4、 焊盘和过孔 引脚的钻孔直径=引脚直径+（10~30mil） 引脚的焊盘直径=钻孔直径+18mil
    华为 PCB 布局原则
    1、 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这 些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。 2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据 某些元件的特殊要求，设置禁止布线区。 3. 综合考虑 PCB 性能和加工的效率选择加工流程。 加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一 次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。 4、布局操作的基本原则 A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局． B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件． C. 布局应尽量满足以下要求:总的连线尽可能短， 关键信号线最短;高电压、 大电流信号与小 电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高 频元器件的间隔要充分． D. 相同结构电路部分，尽可能采用“对称式”标准布局； E. 按照均匀分布、重心平衡、版面美观的标准优化布局； F. 器件布局栅格的设置，一般 IC 器件布局时，栅格应为 50--100 mil,小型表面安装器件，如 表面贴装元件布局时，栅格设置应不少于 25mil。 G. 如有特殊布局要求，应双方沟通后确定。 5. 同类型插装元器件在 X 或 Y 方向上应朝一个方向放置。同一种类型的有极性分立元件也 要力争在 X 或 Y 方向上保持一致，便于生产和检验。 6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏 感器件应远离发热量大的元器件。 7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件 周围要有足够的空间。 8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需 要接地时, 应采用分布接地小孔的方式与地平面连接。 9. 焊接面的贴装元件采用波峰焊接生产工艺时， 容件轴向要与波峰焊传送方向垂直， 阻 阻、 排及 SOP（PIN 间距大于等于 1.27mm）元器件轴向与传送方向平行；PIN 间距小于 1.27mm （50mil)的 IC、SOJ、PLCC、QFP 等有源元件避免用波峰焊焊接。 10. BGA 与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外 侧与相邻插装元件的外侧距离大于 2mm； 有压接件的 PCB， 压接的接插件周围 5mm 内不能 有插装元、器件，在焊接面其周围 5mm 内也不能有贴装元、器件。 11. IC 去耦电容的布局要尽量靠近 IC 的电源管脚，并使之与电源和地之间形成的回路最短。 12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 13. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。 串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。 匹配电阻、 电容的布局一定要分清信号的源端与终端， 对于多负载的终端匹配一定要在信号 的最远端匹配。 14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板 和接插件的信号对应关系，经确认无误后方可开始布线。
    布线
    布线是整个 PCB 设计中最重要的工序。这将直接影响着 PCB 板的性能好坏。在 PCB 的设 计过程中，布线一般有这么三种境界的划分：首先是布通，这时 PCB 设计时的最基本的要 求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其 次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调 整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响 电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电 器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐 划一， 不能纵横交错毫无章法。 这些都要在保证电器性能和满足其他个别要求的情况下实现， 否则就是舍本逐末了。布线时主要按以下原则进行： ①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条 件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线 ＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达 0.05～0.07mm，电源线 一般为 1.2～2.5mm。对数字电路的 PCB 可用宽的地导线组成一个回路, 即构成一个地网来 使用（模拟电路的地则不能这样使用） ②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避 免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行 容易产生寄生耦合。 ③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、 特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零； ④． 尽可能采用 45o 的折线布线，不可使用 90o 折线，以减小高频信号的辐射； （要 求高的线还要用双弧线） ⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽 量少； ⑥． 关键的线尽量短而粗，并在两边加上保护地。 ⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式 引出。 ⑧． 关键信号应预留测试点，以方便生产和维修检测用 ⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和 DRC 检查无 误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方 都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
    Alitum Designer 的 PCB 板布线规则
    对于 PCB 的设计， AD 提供了详尽的 10 种不同的设计规则，这些设计规则则 包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。 根据这些规则， Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和 布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则， 如果是设计双面板， 很多规则可以采用
    系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对 Protel DXP 的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在 PCB 电路板编辑环境下，从 Protel DXP 的主 菜单中执行菜单命令 Desing/Rules ……，系统将弹出如图 6-1 所示的 PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框。
    图 6-1 PCB 设计规则和约束对话框 该对话框左侧显示的是设计规则的类型，共分 10 类。左边列出的是 Desing Rules( 设计规则 ) ，其中包括 Electrical （电气类型） Routing （布线类型） SMT 、 、 （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。 该对话框左下角有按钮 Priorities ，单击该按钮，可以对同时存在的多个设计规则 设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在 左边任一类规则上右击鼠标，将会弹出如 6-2 所示的菜单。
    在该设计规则菜单中， New Rule 是新建规则； Delete Rule 是删除规则； Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中； Import Rules 是从文件中导入 规则； Report ……选项，将当前规则以报告文件的方式给出。 图 6 — 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短 路允许等 4 个小方面设置。
    1 ． Clearance （安全距离）选项区域设置 安全距离设置的是 PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和 导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在 Clearance 上右击鼠标，从弹出的快捷菜单中选择 New Rule ……选项， 如图 6-3 所示。
    图 6-3 新建规则 系统将自动当前设计规则为准，生成名为 Clearance_1 的新设计规则，其设置对话 框如图 6-4 所示。
    图 6-4 新建 Clearance_1 设计规则 （ 2 ）在 Where the First object matches 选项区域中选定一种电气类型。在这里选
    定 Net 单选项，同时在下拉菜单中选择在设定的任一网络名。在右边 Full Query 中出现 InNet （ ）字样，其中括号里也会出现对应的网络名。 （ 3 ）同样的在 where the Second object matches 选项区域中也选定 Net 单选项， 从下拉菜单中选择另外一个网络名。 （ 4 ）在 Constraints 选项区域中的 Minimum Clearance 文本框里输入 8mil 。这里 Mil 为英制单位， 1mil=10 -3 inch, linch= 2.54cm 。文中其他位置的 mil 也代表同样的 长度单位。 （ 5 ）单击 Close 按钮，将退出设置，系统自动保存更改。 设计完成效果如图 6-5 所示。
    图 6-5 设置最小距离 2 ． Short Circuit （短路）选项区域设置 短路设置就是否允许电路中有导线交叉短路。 设置方法同上， 系统默认不允许短路， 即取消 Allow Short Circuit 复选项的选定，如图 6- 6 所示。
    图 6-6 短路是否允许设置 3 ． Un-Routed Net （未布线网络）选项区域设置 可以指定网络、检查网络布线是否成功，如果不成功，将保持用飞线连接。 4 ． Un-connected Pin （未连接管脚）选项区域设置 对指定的网络检查是否所有元件管脚都连线了。 6.3 布线设计规则 Routing （布线设计）规则主要有如下几种。 1 ． Width （导线宽度）选项区域设置 导线的宽度有三个值可以供设置， 分别为 Max width （最大宽度） Preferred Width 、 （最佳宽度） Min width （最小宽度）三个值，如图 6-7 所示。系统对导线宽度的默 、 认值为 10mil ，单击每个项直接输入数值进行更改。这里采用系统默认值 10mil 设置导 线宽度。
    图 6 -7 设置导线宽度 2. Routing Topology （布线拓扑）选项区域设置 拓扑规则定义是采用的布线的拓扑逻辑约束。 Protel DXP 中常用的布线约束为统 计最短逻辑规则，用户可以根据具体设计选择不同的布线拓扑规则。 Protel DXP 提供 了以下几种布线拓扑规则。 Shortest ( 最短 ) 规则设置 最短规则设置如图 6-8 所示，从 Topology 下拉菜单中选择 Shortest 选项，该选项的 定义是在布线时连接所有节点的连线最短规则。
    图 6 -8 最短拓扑逻辑 Horizontal （水平）规则设置 水平规则设置如图 6- 9 所示，从 Topoogy 下拉菜单中选择 Horizontal 选基。它采用 连接节点的水平连线最短规则。
    图 6-9 水平拓扑规则 Vertical （垂直）规则设置 垂直规则设置如图 6-10 所示，从 Tolpoogy 下拉菜单中选择 Vertical 选项。它采和 是连接所有节点，在垂直方向连线最短规则。
    图 6-10 垂直拓扑规则 Daisy Simple （简单雏菊）规则设置 简单雏菊规则设置如图 6-11 所示， Tolpoogy 下拉菜单中选择 Daisy simple 选项。 从 它采用的是使用链式连通法则，从一点到另一点连通所有的节点，并使连线最短。
    图 6-11 简单雏菊规则 Daisy-MidDriven （雏菊中点）规则设置 雏菊中点规则设置如图 6-12 所示，从 Tolpoogy 下拉菜单中选择 Daisy_MidDiven 选项。该规则选择一个 Source （源点） ，以它为中心向左右连通所有的节点，并使连线 最短。
    图 6-12 雏菊中点规则 Daisy Balanced （雏菊平衡）规则设置 雏菊平衡规则设置如图 6-13 所示，从 Tolpoogy 下拉菜单中选择 Daisy Balanced 选 项。 它也选择一个源点， 将所有的中间节点数目平均分成组， 所有的组都连接在源点上， 并使连线最短。
    图 6-13 雏菊平衡规则 Star Burst （星形）规则设置 星形规则设置如图 6-14 所示，从 Tolpoogy 下拉菜单中选择 Star Burst 选项。该规 则也是采用选择一个源点，以星形方式去连接别的节点，并使连线最短。
    图 6-14 Star Burst （星形）规则 3. Routing Rriority （布线优先级别）选项区域设置 该规则用于设置布线的优先次序，设置的范围从 0~100 ，数值越大，优先级越高， 如图 6-15 所示。
    图 6-15 布线优先级设置 4. Routing Layers （布线图）选殴区域设置 该规则设置布线板导的导线走线方法。包括顶层和底层布线层，共有 32 个布线层 可以设置，如图 6-16 所示。
    图 6-16 布线层设置 由于设计的是双层板，故 Mid-Layer 1 到 Mid-Layer30 都不存在的，该选项为灰色 不能使用，只能使用 Top Layer 和 Bottom Layer 两层。每层对应的右边为该层的布线走 法。 Prote DXP 提供了 11 种布线走法，如图 6 -17 所示。
    图 6-17 11 种布线法 各种布线方法为： Not Used 该层不进行布线； Horizontal 该层按水平方向布 线 ;Vertical 该层为垂直方向布线； Any 该层可以任意方向布线； Clock 该层为按一点 钟方向布线；Clock 该层为按两点钟方向布线；Clock 该层为按四点钟方向布线；Clock 该层为按五点钟方向布线； 45Up 该层为向上 45 °方向布线、 45Down 该层为向下 45 ° 方法布线； Fan Out 该层以扇形方式布线。 对于系统默认的双面板情况，一面布线采用 Horizontal 方式另一面采用 Vertical 方式。 5 ． Routing Corners （拐角）选项区域设置 布线的拐角可以有 45 °拐角、 90 °拐角和圆形拐角三种，如图 6－18 所示。
    图 6－18 拐角设置 从 Style 上拉菜单栏中可以选择拐角的类型。如图 6 －16 中 Setback 文本框用于设 定拐角的长度。 To 文本框用于设置拐角的大小。对于 90 °拐角如图 6－19 所示，圆形 拐角设置如图 6－20 所示。
    图 6－19 90 °拐角设置
    图 6－20 圆形拐角设置 6 ． Routing Via Style （导孔）选项区域设置 该规则设置用于设置布线中导孔的尺寸，其界面如图 6－21 所示。
    图 6 －21 导孔设置 可以调协的参数有导孔的直径 via Diameter 和导孔中的通孔直径 Via Hole Size ， 包 括 Maximum （最大值） Minimum （最小值）和 Preferred （最佳值） 、 。设置时需注
    意导孔直径和通孔直径的差值不宜过小，否则将不宜于制板加工。合适的差值在 10mil 以上。 6.4 阻焊层设计规则 Mask （阻焊层设计）规则用于设置焊盘到阻焊层的距离，有如下几种规则。 1 ． Solder Mask Expansion （阻焊层延伸量）选项区域设置 该规则用于设计从焊盘到阻碍焊层之间的延伸距离。 在电路板的制作时， 阻焊层要 预留一部分空间给焊盘。这个延伸量就是防止阻焊层和焊盘相重叠，如图 6 — 22 所示 系统默认值为 4mil,Expansion 设置预为设置延伸量的大小。
    图 6 — 22 阻焊层延伸量设置 2 ． Paste Mask Expansion （表面粘着元件延伸量）选项区域设置 该规则设置表面粘着元件的焊盘和焊锡层孔之间的距离，如图 6 — 23 所示，图中 的 Expansion 设置项为设置延伸量的大小。
    图 6 — 23 表面粘着元件延伸量设置 6.5 内层设计规则 Plane （内层设计）规则用于多层板设计中，有如下几种设置规则。 1 ． Power Plane Connect Style （电源层连接方式）选项区域设置 电源层连接方式规则用于设置导孔到电源层的连接， 其设置界面如图 6 — 24 所示。
    图 6 — 24 电源层连接方式设置 图中共有 5 项设置项，分别是： ? Conner Style 下拉列表：用于设置电源层和导孔的连接风格。下拉列表中有 3 个选项可以选择： Relief Connect （发散状连接） Direct connect （直接连接）和 No 、 Connect （不连接） 。工程制板中多采用发散状连接风格。 ? Condctor Width 文本框：用于设置导通的导线宽度。 ? Conductors 复选项：用于选择连通的导线的数目，可以有 2 条或者 4 条导 线供选择。 ? Air-Gap 文本框：用于设置空隙的间隔的宽度。 ? Expansion 文本框：用于设置从导孔到空隙的间隔之间的距离。 2. Power Plane Clearance （电源层安全距离）选项区域设置 该规则用于设置电源层与穿过它的导孔之间的安全距离， 即防止导线短路的最小距 离，设置界面如图 6 — 25 所示，系统默认值 20mil。
    图 6 — 25 电源层安全距离设置 3 ． Polygon Connect style （敷铜连接方式）选项区域设置 该规则用于设置多边形敷铜与焊盘之间的连接方式，设置界面如图 6 — 26 所示。
    图 6 — 26 敷铜连接方式设置 该设置对话框中 Connect Style 、 Conductors 和 Conductor width 的设置与 Power Plane Connect Style 选项设置意义相同，在此不同志赘述。 最后可以设定敷铜与焊盘之间的连接角度，有 90angle(90 ° ) 和 45Angle （ 45 °） 角两种方式可选。 6.6 测试点设计规则 Testpiont （测试点设计）规则用于设计测试点的形状、用法等，有如下几项设置。 1 ． Testpoint Style （测试点风格）选项区域设置 该规则中可以指定测试点的大小和格点大小等，设置界面如图 6 — 27 所示。
    图 6 — 27 测试点风格设置 该设置对话框有如下选项： ? Size 文本框为测试点的大小， Hole Size 文本框为测试点的导孔的大小，可以 指定 Min （最小值） Max （最大值）和 Preferred （最优值） 、 。 ? Grid Size 文本框：用于设置测试点的网格大小。系统默认为 1mil 大小。 ? Allow testpoint under component 复选项： 用于选择是否允许将测试点放置在元 件下面。复选项 Top 、 Bottom 等选择可以将测试点放置在哪些层面上。 右边多项复选项设置所允许的测试点的放置层和放置次序。 系统默认为所有规则都 选中。 2 ． Testpoint Usage （测试点用法）选项区域设置 测试点用法设置的界面如图 6 — 28 所示。
    图 6 — 28 测试点用法设置 该设置对话框有如下选项： Allow multiple testpoints on same net 复选项：用于设置是否可以在同一网络上允许 多个测试点存在。 Testpoint 选项区域中的单选项选择对测试点的处理，可以是 Required ( 必须处理 ) 、 Invalid （无效的测试点）和 Don't care （可忽略的测试点） 。 6.7 电路板制板规则 Manufacturing （电路板制板）规则用于对电路板制板的设置，有如下几类设置： 1. Minimum annular Ring （最小焊盘环宽）选项区域设置 电路板制作时的最小焊盘宽度， 即焊盘外直径和导孔直径之间的有效期值， 系统默 认值为 10 mil。 2 ． Acute Angle （导线夹角设置）选项区域设置 对于两条铜膜导线的交角，不小于 90 °。 3 ． Hole size （导孔直径设置）选项区域设置 该规则用于设置导孔的内直径大小。可以指定导孔的内直径的最大值和最小值。 Measurement Method 下拉列表中有两种选项： Absolute 以绝对尺寸来设计， Percent 以相对的比例来设计。 采用绝对尺寸的导孔直径设置对话框如图 6 — 29 所示 （以 mil 为单位） 。
    图 6 — 29 导孔直径设置对话框 4 ． Layers Pais （使用板层对）选项区域设置 在设计多层板时，如果使用了盲导孔，就要在这里对板层对进行设置。对话框中的 复选取项用于选择是否允许使用板层对（ layers pairs ）设置。 本章中，对 Protel DXP 提供的 10 种布线规则进行了介绍，在设计规则中介绍了每 条规则的功能和设置方法。 这些规则的设置属于电路设计中的较高级的技巧， 它设计到 很多算法的知识。掌握这些规则的设置，就能设计出高质量的 PCB 电路。
    双面板布线技巧
    一 双面板布线技巧 在当今激烈竞争的电池供电市场中，由于成本指标限制，设计人员常常使用双面板。尽 管多层板(4 层、6 层及 8 层) 方案在尺寸、噪声和性能方面具有明显优势，成本压力却 促使工程师们重新考虑其布线策略，采用双面板。在本文中，我们将讨论自动布线功能 的正确使用和错误使用， 有无地平面时电流回路的设计策略， 以及对双面板元件布局的 建议。 自动布线的优缺点以及模拟电路布线的注意事项 设计 PCB 时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较 低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或 高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能 带来严重的电路性能问题。 例如，图 1 中显示了一个采用自动布线设计的双面板的顶层。此双面板的底层如 图 2 所示，这些布线层的电路原理图如图 3a 和图 3b 所示。设计此混合信号电路板时， 经仔细考虑，将器件手工放在板上，以便将数字和模拟器件分开放置。 采用这种布线方案时，有几个方面需要注意，但最麻烦的是接地。如果在顶层布地 线，则顶层的器件都通过走线接地。器件还在底层接地，顶层和底层的地线通过电路板 最右侧的过孔连接。 当检查这种布线策略时， 首先发现的弊端是存在多个地环路。 另外， 还会发现底层的地线返回路径被水平信号线隔断了。 这种接地方案的可取之处是， 模拟 器件(12 位 A/D 转换器 MCP3202 和 2.5V 参考电压源 MCP4125)放在电路板的最右侧， 这种布局确保了这些模拟芯片下面不会有数字地信号经过。 图 3a 和图 3b 所示电路的手工布线如图 4、图 5 所示。在手工布线时，为确保正确 实现电路，需要遵循一些通用的设计准则：尽量采用地平面作为电流回路；将模拟地平 面和数字地平面分开；如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使 信号走线与地平面垂直； 模拟电路尽量靠近电路板边缘放置， 数字电路尽量靠近电源连 接端放置，这样做可以降低由数字开关引起的 di/dt 效应。 这两种双面板都在底层布有地平面， 这种做法是为了方便工程师解决问题， 使其可 快速明了电路板的布线。厂商的演示板和评估板通常采用这种布线策略。但是，更为普 遍的做法是将地平面布在电路板顶层，以降低电磁干扰。
    图 1 采用自动布线为图 3 所示电路原理图设计的电路板的顶层
    图 2 采用自动布线为图 3 所示电路原理图设计的电路板的底层
    图 3a 图 1、图 2、图 4 和图 5 中布线的电路原理图
    图 3b 图 1、图 2、图 4 和图 5 中布线的模拟部分电路原理图 有无地平面时的电流回路设计 对于电流回路，需要注意如下基本事项： 1. 如果使用走线，应将其尽量加粗。 PCB 上的接地连接如要考虑走线时，设计应将走线尽量加粗。这是一个好的经验 法则，但要知道，接地线的最小宽度是从此点到末端的有效宽度，此处“末端”指距离电 源连接端最远的点。 2. 应避免地环路。 3. 如果不能采用地平面，应采用星形连接策略 (见图 6)。 通过这种方法，地电流独立返回电源连接端。图 6 中，注意到并非所有器件都有自 己的回路，U1 和 U2 是共用回路的。如遵循以下第 4 条和第 5 条准则，是可以这样做 的。 4. 数字电流不应流经模拟器件。 数字器件开关时，回路中的数字电流相当大，但只是瞬时的，这种现象是由地线的 有效感抗和阻抗引起的。对于地平面或接地走线的感抗部分，计算公式为 V = Ldi/dt， 其中 V 是产生的电压，L 是地平面或接地走线的感抗，di 是数字器件的电流变化，dt 是持续时间。对地线阻抗部分的影响，其计算公式为 V= RI, 其中，V 是产生的电压， R 是地平面或接地走线的阻抗，I 是由数字器件引起的电流变化。经过模拟器件的地平 面或接地走线上的这些电压变化，将改变信号链中信号和地之间的关系(即信号的对地 电压)。 5. 高速电流不应流经低速器件。 与上述类似， 高速电路的地返回信号也会造成地平面的电压发生变化。 此干扰的计 算公式和上述相同，对于地平面或接地走线的感抗，V = Ldi/dt ；对于地平面或接地走 线的阻抗，V = RI 。与数字电流一样，高速电路的地平面或接地走线经过模拟器件时， 地线上的电压变化会改变信号链中信号和地之间的关系。
    图 4 采用手工走线为图 3 所示电路原理图设计的电路板的顶层
    图 5 采用手工走线为图 3 所示电路原理图设计的电路板的底层
    图 6 如果不能采用地平面，可以采用“星形”布线策略来处理电流回路
    图 7 分隔开的地平面有时比连续的地平面有效，图 b)接地布线策略比图 a) 的接 地策略理想 6. 不管使用何种技术，接地回路必须设计为最小阻抗和容抗。
    7. 如使用地平面，分隔开地平面可能改善或降低电路性能，因此要谨慎使用。分 开模拟和数字地平面的有效方法如图 7 所示。 图 7 中，精密模拟电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开 了。 这是分隔开接地回路的非常有效的方法， 我们在前面讨论的图 4 和图 5 的布线也采 用了这种技术。 二、 工程领域中的数字设计人员和数字电路板设计专家在不断增加， 这反映了行业 的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还 会一直存在一部分与模拟或现实环境接口的电路设计。 模拟和数字领域的布线策略有一 些类似之处，但要获得更好的结果时，由于其布线策略不同，简单电路布线设计就不再 是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由 PCB 布线引起的电 磁干扰 (EMI)等几个方面，讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时， 模拟器件和数字器件都需要这些类型的电容， 都需要靠近其电源引脚连 接一个电容，此电容值通常为 0.1mF。系统供电电源侧需要另一类电容，通常此电容值 大约为 10mF。 这些电容的位置如图 1 所示。电容取值范围为推荐值的 1/10 至 10 倍之间。但引脚 须较短，且要尽量靠近器件(对于 0.1mF 电容)或供电电源(对于 10mF 电容)。 在电路板上加旁路或去耦电容， 以及这些电容在板上的位置， 对于数字和模拟设计 来说都属于常识。但有趣的是，其原因却有所不同。在模拟布线设计中，旁路电容通常 用于旁路电源上的高频信号， 如果不加旁路电容， 这些高频信号可能通过电源引脚进入 敏感的模拟芯片。一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力。 如果在模拟电路中不使用旁路电容的话， 就可能在信号路径上引入噪声， 更严重的情况 甚至会引起振动。
    图 1 在模拟和数字 PCB 设计中，旁路或去耦电容(1mF)应尽量靠近器件放置。供 电电源去耦电容(10mF)应放置在电路板的电源线入口处。 所有情况下， 这些电容的引脚 都应较短
    图 2 在此电路板上， 使用不同的路线来布电源线和地线， 由于这种不恰当的配合， 电路板的电子元器件和线路受电磁干扰的可能性比较大
    图 3 在此单面板中，到电路板上器件的电源线和地线彼此靠近。此电路板中电源 线和地线的配合比图 2 中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性 降低了 679/12.8 倍或约 54 倍 对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。这些电容 的一个功能是用作 “微型”电荷库。在数字电路中，执行门状态的切换通常需要很大的 电流。由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利 的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。电压变化太 大， 会导致数字信号电平进入不确定状态， 并很可能引起数字器件中的状态机错误运行。 流经电路板走线的开关电流将引起电压发生变化， 电路板走线存在寄生电感， 可采用如 下公式计算电压的变化： V = LdI/dt 其中，V = 电压的变化；L = 电路板走线感抗；dI = 流经走线的电流变化；dt =电 流变化的时间。 因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是 较好的做法。 电源线和地线要布在一起
    电源线和地线的位置良好配合， 可以降低电磁干扰的可能性。 如果电源线和地线配 合不当，会设计出系统环路，并很可能会产生噪声。电源线和地线配合不当的 PCB 设 计示例如图 2 所示。 此电路板上，设计出的环路面积为 697cm2。采用图 3 所示的方法，电路板上或电 路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路， 也适用于数字电路。 一个基本的经验准 则是使用不间断的地平面，这一常识降低了数字电路中的 dI/dt(电流随时间的变化)效 应， 这一效应会改变地的电势并会使噪声进入模拟电路。 数字和模拟电路的布线技巧基 本相同，但有一点除外。对于模拟电路，还有另外一点需要注意，就是要将数字信号线 和地平面中的回路尽量远离模拟电路。 这一点可以通过如下做法来实现： 将模拟地平面 单独连接到系统地连接端， 或者将模拟电路放置在电路板的最远端， 也就是线路的末端。 这样做是为了保持信号路径所受到的外部干扰最小。 对于数字电路就不需要这样做， 数 字电路可容忍地平面上的大量噪声，而不会出现问题。
    图 4 (a)将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。 (b) 要 尽可能将高频和低频分开，高频元件要靠近电路板的接插件
    图 5 在 PCB 上布两条靠近的走线，很容易形成寄生电容。由于这种电容的存在， 在一条走线上的快速电压变化，可在另一条走线上产生电流信号
    图 6 如果不注意走线的放置，PCB 中的走线可能产生线路感抗和互感。这种寄生 电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述，在每个 PCB 设计中，电路的噪声部分和“安静”部分(非噪声部分)要分隔 开。一般来说，数字电路“富含”噪声，而且对噪声不敏感(因为数字电路有较大的电压 噪声容限)；相反，模拟电路的电压噪声容限就小得多。两者之中，模拟电路对开关噪 声最为敏感。在混合信号系统的布线中，这两种电路要分隔开，如图 4 所示。 PCB 设计产生的寄生元件 PCB 设计中很容易形成可能产生问题的两种基本寄生元件：寄生电容和寄生电感。 设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。可以这样做：在不同的两 层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走 线的旁边，如图 5 所示。在这两种走线配置中，一条走线上电压随时间的变化(dV/dt) 可能在另一条走线上产生电流。 如果另一条走线是高阻抗的， 电场产生的电流将转化为 电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。 如果发生快速电压瞬变的走线靠 近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。在这种环境中，模拟电路有 两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。 最常用的技术是根据电容的方程， 改变 走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意，变量 d 在电 容方程的分母中，d 增加，容抗会降低。可改变的另一个变量是两条走线的长度。在这 种情况下，长度 L 降低，两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。 地线是低阻抗的， 而且添加这样的另外一 条走线将削弱产生干扰的电场，如图 5 所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。 也是布两条走线， 在不 同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另 一条的旁边， 如图 6 所示。 在这两种走线配置中， 一条走线上电流随时间的变化 (dI/dt)， 由于这条走线的感抗，会在同一条走线上产生电压；并由于互感的存在，会在另一条走 线上产生成比例的电流。 如果在第一条走线上的电压变化足够大， 干扰可能会降低数字 电路的电压容限而产生误差。 并不只是在数字电路中才会发生这种现象， 但这种现象在
    数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路和噪声 I/O 端口分开。要 设法实现低阻抗的电源和地网络， 应尽量减小数字电路导线的感抗， 尽量降低模拟电路 的电容耦合。 结语 数字和模拟范围确定后，谨慎地布线对获得成功的 PCB 至关重要。布线策略通常 作为经验准则向大家介绍， 因为很难在实验室环境中测试出产品的最终成功与否。 因此， 尽管数字和模拟电路的布线策略存在相似之处， 还是要认识到并认真对待其布线策略的 差别。 三、寄生元件危害最大的情况 印刷电路板布线产生的主要寄生元件包括： 寄生电阻、 寄生电容和寄生电感。 例如： PCB 的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄 生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际 的 PCB 时，所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电 路板寄生元件类型 — 寄生电容进行量化， 并提供一个可清楚看到寄生电容对电路性能 影响的示例。
    图 1 在 PCB 上布两条靠近的走线，很容易产生寄生电容。由于这种寄生电容的存 在，在一条走线上的快速电压变化会在另一条走线上产生电流信号。
    图 2 用三个 8 位数字电位器和三个放大器提供 65536 个差分输出电压，组成一个 16 位 D/A 转换器。如果系统中的 VDD 为 5V，那么此 D/A 转换器的分辨率或 LSB 大 小为 76.3mV。
    图 3 这是对图 2 所示电路的第一次布线尝试。此配置在模拟线路上产生不规律的 噪声，这是因为在特定数字走线上的数据输入码随着数字电位器的编程需求而改变。 寄生电容的危害 大多数寄生电容都是靠近放置两条平行走线引起的。 可以采用图 1 所示的公式来计 算这种电容值。 在混合信号电路中， 如果敏感的高阻抗模拟走线与数字走线距离较近， 这种电容会 产生问题。例如，图 2 中的电路就很可能存在这种问题。 为讲解图 2 所示电路的工作原理，采用三个 8 位数字电位器和三个 CMOS 运算放 大器组成一个 16 位 D/A 转换器。在此图的左侧，在 VDD 和地之间跨接了两个数字电 位器(U3a 和 U3b)，其抽头输出连接到两个运放(U4a 和 U4b)的正相输入端。数字电位 器 U2 和 U3 通过与单片机(U1)之间的 SPI 接口编程。在此配置中，每个数字电位器配 置为 8 位乘法型 D/A 转换器。如果 VDD 为 5V，那么这些 D/A 转换器的 LSB 大小等于 19.61mV。
    这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。 在 此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。这两个 放大器配置为其输出摆幅限制不会超出第二级放大器的输入范围。
    图 4 在此示波器照片中，最上面的波形取自 JP1 (到数字电位器的数字码)，第二个波形取自 JP5 (相邻模拟走线上的噪声)，最下面的波形取自 TP10(16 位 D/A 转换器输出端的噪 声)。
    图 5 采用这种新的布线， 将模拟线路和数字线路隔离开了。 增大走线之间的距离， 基本消除了在前面布线中造成干扰的数字噪声。
    图 6 图中示出了采用新布线的 16 位 D/A 转换器的单个码转换结果，对数字电位 器编程的数字信号没有造成数字噪声。 为使此电路具有 16 位 D/A 转换器的性能，采用第三个数字电位器(U2a)跨接在两 个运放(U4a 和 U4b)的输出端之间。U3a 和 U3b 的编程设定经数字电位器后的电压值。 如果 VDD 为 5V，可以将 U3a 和 U3b 的输出编程为相差 19.61mV。此电压大小经第三 个 8 位数字电位器 R3，则自左至右整个电路的 LSB 大小为 76.3mV。此电路获得最优 性能所需的严格器件规格如表 1 所示。 此电路有两种基本工作模式。 第一种模式可用于获得可编程、 可调节的直流差分电 压。在此模式中，电路的数字部分只是偶尔使用，在正常工作时不使用。第二种模式是 可以将此电路用作任意波形发生器。 在此模式中， 电路的数字部分是电路运行的必需部 分。此模式中可能发生电容耦合的危险。 图 2 所示电路的第一次布线如图 3 所示。 此电路是在实验室中快速设计出的， 没有 注意细节。在检查布线时，发现将数字走线布在了高阻抗模拟线路的旁边。需要强调的 是， 第一次就应该正确布线， 本文的目的是为了讲解如何识别问题及如何对布线做重大 改进。 看一下此布线中不同的走线， 可以明显看到哪里可能存在问题。 图中的模拟走线从 U3a 的抽头连接到 U4a 放大器的高阻抗输入端。图中的数字走线传送对数字电位器设 置进行编程的数字码。 在测试板上经过测量， 发现数字走线中的数字信号耦合到了敏感的模拟走线中， 参 见图 4。 系统中对数字电位器编程的数字信号沿着走线逐渐传输到输出直流电压的模拟线 路。此噪声通过电路的模拟部分一直传播到第三个数字电位器(U5a)。第三个数字电位 器在两个输出状态之间翻转。 解决这个问题的方法主要是分隔开走线， 5 示出了改进 图 的布线方案。 改变布线的结果如图 6 所示。 将模拟和数字走线仔细分开后， 电路成为非常 “干净” 的 16 位 D/A 转换器。图中的波形是第三个数字电位器的单码转换结果 76.29mV。 结语 数字和模拟范围确定后，谨慎布线对获得成功的 PCB 是至关重要的。尤其是有源 数字走线靠近高阻抗模拟走线时， 会引起严重的耦合噪声， 这只能通过增加走线之间的 距离来避免。