verilog编码风格 --- 与综合相关
来源：互联网 发布：秦夕妍捏脸数据 编辑：程序博客网 时间：2024/05/17 08:55
1. 在描述组合逻辑时，在always块中要完备敏感列表
2. 每个always的敏感列表中只存在一个时钟
3. 在描述条件时，即if或者case中，完备所有分支
4. 要对输出做缺省的赋值
5. 不使用full_case综合的指示符
6. 避免顶层的glue逻辑
7. 使用阻塞赋值在组合逻辑中，使用非阻塞在边缘敏感的块中
8. 所有未使用的端口都要有驱动
9.所有的端口都需要连接到一个悬空的线上
10. 设计中不要引入latch
11. 不能使用casex
12. 不使用内嵌的综合脚本
13. 避免使用直接例化门
2. 每个always的敏感列表中只存在一个时钟
3. 在描述条件时，即if或者case中，完备所有分支
4. 要对输出做缺省的赋值
5. 不使用full_case综合的指示符
6. 避免顶层的glue逻辑
7. 使用阻塞赋值在组合逻辑中，使用非阻塞在边缘敏感的块中
8. 所有未使用的端口都要有驱动
9.所有的端口都需要连接到一个悬空的线上
10. 设计中不要引入latch
11. 不能使用casex
12. 不使用内嵌的综合脚本
13. 避免使用直接例化门
- verilog编码风格 --- 与综合相关
- Verilog编码风格 --- 注释
- Verilog不同编码风格对综合结果有很大的影响
- Verilog编码风格 --- 设计考虑
- verilog编码风格 --- 命名规则
- verilog中的综合与不可综合
- verilog中的综合与不可综合
- Verilog基础知识10（verilog中的综合与不可综合 ）
- verilog阻塞与非阻塞的综合
- Verilog中可综合与不可综合的语句
- Verilog中可综合与不可综合的语句
- 每天一点Verilog，《高级FPGA设计》学习笔记：综合编码
- Verilog HDL数字设计与综合 笔记（1）
- Verilog HDL数字设计与综合 笔记（2）
- C++编码风格与规范
- 关于verilog综合
- 关于verilog综合
- verilog综合小结
- 谁能帮我吗？谢谢！
- disk boot failure ,insert sysytem disk and press enter解决方法
- Java.lang.NumberFormatException分析
- Verilog编码风格 --- 注释
- 今天要开始写博客了,毕业就要工作了!
- verilog编码风格 --- 与综合相关
- 利用Asp.net Ajax异步获取xml文档内容
- verilog编码风格 --- 命名规则
- [转]Ant简介
- Primary IDE Channel N0 80 Conductor Cable installed
- Windows Vista 开发新特性（1）- 有关重启管理器 Restart Manager
- 如何一招清除所有临时文件
- 避免IE默认主页被修改
- LInux下开启LDAP,导致mysql无法正常启动。
