内存超频

 如今大家都知道内存是CPU提速的瓶颈之一，因此常常有玩友提问某种型号的内存芯 片性能如何或是干脆直接问它们耐不耐超频。遗憾的是他们没有注意到，内存芯片的性能固然重要，但在实际挑选内存的同时，除芯片的型号外，同时还应该注意内存条本身设计是否成熟、做工是否精。要知道即使采用的是高性能的内存芯片，如果设计不当，那么作为内存条而言仍然是不耐超频的失败品。那么，什么样的内存条才算是合格的呢？（这里的合格，当然指耐超频喽）
 

　　做工精细与否可以由目视判断，而设计成熟与否主要看线路板上的通透孔（Through Hole）数目的多少，一般通透孔的数目越少越耐超频。何谓通透孔呢？就是线路板上的那些看似线路终端的小洞。电脑里使用的线路板是由很多层构成的， 我们平时能看见的只是最表层的线路。

　　在最表层之下，还存在有许多层，每层的线路都是互相独立的。要使最外层的线路与里层线路导通，就必须利用通透孔。有些设计不成熟的内存条，就连同在表层的线路之间的导通，都要先从通透孔进入里层，绕上一圈后再从另 一个通透孔穿出。这样一来，导致了线路总长度的增加。而在高达100MHz的工作频率下， 无谓地加长线路极易产生杂波干扰。这就很可能导致超频失败。

　　BTW，内存芯片与 CPU一样，也存在批号不同导致性能不同的现象：即使批号相同，生产日期也会影响芯片的性能。因此想要掌握确切的资料，比较好的办法就是坚持不懈地从网上搜寻最新情报以及关注我们的小熊西安站。

　　下面再来看看CL（CAS Latency）值对超频的影响。CAS Latency指的是CPU在接到读取某列内存地址上数据的指令后到实际开始读出数据所需的等待时间，CL=2指等待时间为2个CPU时钟周期，而CL=3的则为3个CPU时钟周期。对今天的高速CPU而言，1个时钟周期的长度微乎其微。因此不论CL2还是CL3的内存，用户在实际使用中是感觉不到性能差距的。而厂家在制造内存条时，不论CL2还是CL3，用的都是同样的原料和设备。

　　只是在生产完成后检测时，挑出精度高的当CL2的卖，精度相对低一些的则当CL3的卖。实际上有不少被当作CL3卖的内存条是可以在CL=2的设定下工作。因此CL2的内存条的最大优势就在于更精密一些，换而言之就是为超频留下的余地更大一些，超频后工作会更稳定一些。几种名牌的128MB/CL2的内存都可以在外频133MHz的环境下稳定地工作，而散装的CL3的内存则大多是无法在112MHz以上外频下持续稳定地工作的。

内存读数据过程：
CL是CAS Latency的缩写，一般翻译成CAS潜伏时间，是在北桥(Intel)/CPU(AMD最近的CPU)读取内存数据时的一个参数，这个参数对于内存的性能有比较大的影响。

CAS是内存信号中的一个信号，读取内存的具体过程是这样的：有行(RAS#)列(CAS#)两条信号，类似于我们的方格纸的行和列，要读取内存数据时，RAS#信号拉低，内存地址线上的地址就是行地址，相当于我们确定了方格纸上的行，几个时钟周期后CAS#信号拉低，内存地址线上的地址就是列地址，相当于确定了方格纸上的列，这样就能确定读取方格纸上那个格的数据，再过几个时钟周期(CL)，开始读取内存相应地址的数据。
这样说来CL就是CAS#到开始读取内存数据的时钟数，对于同一种时钟速度的内存(比如都是DDR333)，大致CL越小，速度越快，但是对于不同时钟速度的内存(比如DDR333与DDR400)，没有可比性。
可惜不能贴图，不然能很直观的看出来。

数据输出（读）
在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据I/O通道（DQ）输出到内存总线上了。但是在CAS发出之后，仍要经过一定的时间才能有数据输出，从CAS与读取命令发出到第一笔数据输出的这段时间，被定义为CL（CAS Latency，CAS潜伏期）。由于CL只在读取时出现，所以CL又被称为读取潜伏期（RL，Read Latency）。CL的单位与tRCD一样，为时钟周期数，具体耗时由时钟频率决定。
不过，CAS并不是在经过CL周期之后才送达存储单元。实际上CAS与RAS一样是瞬间到达的，但CAS的响应时间要更快一些。为什么呢？假设芯片位宽为n个bit，列数为c，那么一个行地址要选通n×c个存储体，而一个列地址只需选通n个存储体。但存储体中晶体管的反应时间仍会造成数据不可能与CAS在同一上升沿触发，肯定要延后至少一个时钟周期。
CL的数值不能超出芯片的设计规范，否则会导致内存的不稳定，甚至开不了机（超频的玩家应该有体会），而且它也不能在数据读取前临时更改。CL周期在开机初始化过程中的MRS阶段进行设置，在BIOS中一般都允许用户对其调整，然后BIOS控制北桥芯片在开机时通过A4-A6地址线对MR中CL寄存器的信息进行更改
参考资料：Double Data Rate (DDR) SDRAM Specification

BIOS设置：
在BIOS主界面的 Advanced Chipset Features 选项子界面中大家可以看到：
SDRAM Frequency
Configure SDRAM Timing by SPD
SDRAM CAS# Latency 简称CL
SDRAM RAS# Precharge 简称TRP
SDRAM RAS# to CAS# Delay 简称TRCD
SDRAM Precharge Delay 简称TRAS
SDRAM Burst Length 简称BL

CL、tRCD、tRP 为绝对性能参数，在任何平台下任何时候，都应该是越小越好，调节的优化顺序是 CL → tRCD → tRP

Automatic Configuration“自动设置”（可能的选项：On/ Off或Enable/Disable）

可能出现的其他描述为：DRAM Auto、Timing Selectable、Timing Configuring By SPD等，如果你要手动调整你的内存时序，你应该关闭它，之后会自动出现详细的时序参数列表。

Bank Interleaving（可能的选项：Off/Auto/2/4）

这里的Bank是指L-Bank，目前的DDR RAM的内存芯片都是由4个L-Bank所组成，为了最大限度减少寻址冲突，提高效率，建议设为4（Auto也可以，它是根据SPD中的L-Bank信息来自动设置的）。

Burst Length“突发长度”（可能的选项：4/8）

一般而言，如果是AMD Athlon XP或Pentium4单通道平台，建议设为8，如果是Pentium4或AMD 64的双通道平台，建议设为4。但具体的情况要视具体的应用而定。

CAS Latency “列地址选通脉冲潜伏期”（可能的选项：1.5/2/2.5/3）

BIOS中可能的其他描述为：tCL、CAS Latency Time、CAS Timing Delay。

Command Rate“首命令延迟”（可能的选项：1/2）

这个选项目前已经非常少见，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。显然，也是越短越好。但当随着主板上内存模组的增多，控制芯片组的负载也随之增加，过短的命令间隔可能会影响稳定性。因此当你的内存插得很多而出现不太稳定的时间，才需要将此参数调长 。目前的大部分主板都会自动设置这个参数，而从上文的ScienceMark 2.0测试中，大家也能察觉到容量与延迟之间的关系。

RAS Precharge Time “行预充电时间”（可能的选项：2/3/4）

BIOS中的可能其他描述：tRP、RAS Precharge、Precharge to active。

RAS-to-CAS Delay“行寻址至列寻址延迟时间”（可能的选项：2/3/4/5）

BIOS中的可能其他描述： tRCD、RAS to CAS Delay、Active to CMD等。

Active to Precharge Delay“行有效至行预充电时间”（可能的选项：1……5/6/7……15）