·实现不同的访问权限。
结合s3c2410来分析MMU的几处硬件特点
首先看看ARM920T的框图：
可以验证前面的几个概念：
·位于中心的ARM9TDMI ProcessorCore发出的地址有两种，IVA和DVA，都是VA。其中I代表Instruction，D代表Data。也就是说，CPU核心看到的都是32bits的VA。
·Dcache、Icache、Dmmu、Immu看到的都是对应的MVA（modified virtualaddress），这个是比较复杂的地方，下面专门拿出这个来讲解。
·MMU处理后的输出地址都是对应的PA，通过AMBA Bus Interface连接到ASB总线上面。
这样，从硬件上对地址的概念就比较清晰了。也可以很明显的看出MMU的功能：将VA转换成PA。但是现在存在的一个问题是，MVA是什么，为什么要用到MVA？
可以看CP15协处理器的register 13。这个寄存器是进程识别寄存器，主要的操作如下：
Reading from CP15 register 13 returns thevalue of the process identifier. WritingCP15register 13 updates theprocess identifier to the value in bits [31:25]. Bits [24:0] should bezero.
寄存器的字格式为：
很清晰，ProcID为7bits，剩下的25bits should bezero，也就是可以实现2^25=32M的地址对齐。从这个道理上讲，每个进程拥有32M的MVA地址空间，而最多支持的进程数为2^7=128个。这样，128*32M=4GB，正是全部的虚拟地址空间。但是，英文的datasheet上却并非如此，写的记录数字为64个进程，同样每个进程32M，怎么可能达到4GB？参看下图：
我觉得上图中的63应该改为127。因为这个63处不可能对应4GB，而应该对应2GB。判断此处属于datasheet的错误。
还有，这个procID是何时，有谁写入的？有谁来维护？根据推断，在bootloader阶段，只需要一个进程就可以了，所以，procID一直都是复位后默认的0，不需要改变。但是后面有了OS后，要想实现多进程，那么就需要对此维护了。所以procID的维护者是系统软件OS。在创建一个新进程的时候，要把进程号写入procID。
另外，关于MVA部分的转换公式，实际上还是有疑问的。
Addresses issued by theARM9TDMI core in the range 0 to 32MB are translated byCP15 register13, theProcID register. Address A becomesA + (ProcID x 32MB). It is this translated addressthat is seen by both the Caches and MMU. Addressesabove 32MB undergo no translation.
写成伪代码，可以参考《s3c2410完全开发》。
if VA <</SPAN> 32M then
MVA = VA | (ProcID <</SPAN><</SPAN> 25)
else
MVA = VA
thisway.diy说利用PID来生成MVA的目的是为了减少切换进程时的代价：如果两个进程占用的VA有重叠，不进行上述处理的话，当进行进程切换时必须进行VA到PA的重新映射，这就需要重新建立页表，使无效cache和TLB等等，代价很大。但是如果进行上述处理的话，进程切换就省事多了：假设两个进程1、2运行时的VA都是0－32M，则它们的MVA分别是（0x02000000-0x03ffffff）、（0x04000000-0x05ffffff），前面看到的MMU、cache使用MVA而不是使用VA，这样就不必进行重建页表等工作了。
但是这里带来的一个问题是，如果进程运行时的VA小于32M，那么根据PID的不同，可以达到4GB空间的任意部分，也就是，虽然可以避免运行VA小于32M时的不同进程的“撞车”，但是同时带来的是VA小于32M可能与VA大于32M的进程产生了“撞车”。这样不是更为普遍吗？现在从原理上还不能理解。翻看《ARM Architecture ReferenceManual》，发现对于ARM核，如果采用MVA，那么进程切换实际上对应着Fast context switchextension，不知道原理是什么。对于研究bootloader来说，现在不设计到多进程，整个系统就是一个独立的单进程，PID就是默认的0x0。这个问题可能要后推了。
四、提出几个问题
1、在vivi中为什么使用了MMU？是否可以不用？
这个问题已经解决。实际上，在nandflash启动的情况下，vivi中可以不使用MMU。因为一是中断向量表是放在sram里，响应速度比sdram还要快。另外，在bootloader阶段，只有一个进程，不存在多进程的内存空间重叠的问题。也因为一个进程，所以单纯的PA就满足需求，没有必要用VA。开始时，也不需要区分访问权限。大量的工作，比如进程切换、权限访问等等，都是在EOS中处理的。所以，这种情况下，可以不使用MMU。我把vivi中关于MMU的部分去除，编译下载，可以正常引导内核启动，没有问题。
那么，vivi为什么要开启MMU呢？原因也是比较简单的，就是追求系统运行的高效。因为s3c2410的Icache不受MMU的影响，而Dcache和write buffer则必须开启了MMU功能之后，才能使用。而使用Dcache和writebuffer后，对系统运行速度的提高是非常明显的，后面还将通过实验来验证这一点。也就是说，在nandflash启动时，vivi使用了MMU，主要是为了获得Dcache和writebuffer的使用权，借此提高系统运行的性能。
2、使用了MMU，那么软硬件是如何分工协作的？
这个基本搞清楚了，但是还有一个遗留问题。针对于s3c2410，可以分为如下几个阶段：
·第一阶段 软件准备
MMU在软件上的实现过程，实际上就是一个查表映射的过程。建立页表（translationtable）是MMU功能的重要的一步。页表就是内存的一块区域，由一个个固定格式的entry组成。其中每个entry对应一个VA到PA的转换，每一项的长度是一个word，还可以完成访问权限和缓冲特性的限定。在软件上，就是要把这个表填好。重映射就是修改相应的entry，改变了原来的映射规则，很简单。
这步工作是要软件提前准备的。需要注意的是，明确如何找到这个页表。对于表的查找，需要知道表的基地址和偏移地址，在cp15的register2用于保存页表的基地址，这样就可以查找到相应的PA了。
· 第二阶段硬件完成VA-MVA
硬件根据ARM9TDMI发出的VA和CP15的register 13来自动生成MVA。
·第三个阶段
硬件自动实现cache查询，如果没有，则根据cp15的register 2和MVA找到translationtable中的entry，实现相应的PA转换，读取内存，然后根据cache算法更新cache。也就是说，这个阶段也是硬件实现的。不过软件上对cache要进行相应的管理，这个地方的算法相对还是比较复杂的。
综上，对单进程而言，软件操作上就是维护translation table，并且处理好cache相关操作。
五、实验
实验内容比较简单，综合了前面的串口实验，灯循环点亮实验，中断实验，nandflash实验，另外，加入了MMU功能。利用MMU功能的开启，观察灯循环点亮实验，如果开启了Dcache和writebuffer，灯闪的速度明显快的多，几乎看不出间隔，而把其关闭，则还能够看出间隔。这还是在12MHz的前提下，还没有把PLL功能开启。如果把PLL功能开启，还需要进行相应的调整。
源代码如下，完全仿照vivi的架构，另外，mmu部分基本是采用vivi的源代码，具体的分析留待vivi源代码分析时解决。其实，如果开启了mmu，cache和writebuffer是否能够合理有效的使用还是一个问题。如果使用不当，带来的问题可能会比较奇怪，而且难以解决。在这个过程中，需要对照现有的较好的代码进行分析，总结规律，然后应用到自己的设计中去。
