fpga中wire和reg的区别
来源:互联网 发布:python的未来 编辑:程序博客网 时间:2024/05/16 11:10
wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。
不指定就默认为1位wire类型。专门指定出wire类型,可能是多位或为使程序易读。wire只能被assign连续赋值,reg只能在initial和always中赋值。wire使用在连续赋值语句中,而reg使用在过程赋值语句中。 不指定就默认为1位wire类型。专门指定出wire类型,可能是多位或为使程序易读。wire只能被assign连续赋值,reg只能在initial和always中赋值。wire使用在连续赋值语句中,而reg使用在过程赋值语句中。
对于wire和reg,也要从这两个角度来考虑。对于wire和reg,也要从这两个角度来考虑。
1.从仿真的角度来说,HDL语言面对的是编译器(如Modelsim等),相当于软件思路。1.从仿真的角度来说,HDL语言面对的是编译器(如Modelsim等),相当于软件思路。
这时:这时:
wire对应于连续赋值,如assignwire对应于连续赋值,如assign
reg对应于过程赋值,如always,initialreg对应于过程赋值,如always,initial
2.从综合的角度来说,HDL语言面对的是综合器(如DC等),要从电路的角度来考虑。2.从综合的角度来说,HDL语言面对的是综合器(如DC等),要从电路的角度来考虑。
这时:这时:
1、wire型的变量综合出来一般是一根导线;1、wire型的变量综合出来一般是一根导线;
2、reg变量在always块中有两种情况:2、reg变量在always块中有两种情况:
(1)、always后的敏感表中是(a or b orc)形式的,也就是不带时钟边沿的,综合出来还是组合逻辑(1)、always后的敏感表中是(a or b orc)形式的,也就是不带时钟边沿的,综合出来还是组合逻辑
(2)、always后的敏感表中是(posedgeclk)形式的,也就是带边沿的,综合出来一般是时序逻辑,会包含触发器(Flip-Flop)(2)、always后的敏感表中是(posedgeclk)形式的,也就是带边沿的,综合出来一般是时序逻辑,会包含触发器(Flip-Flop)
在设计中,输入信号一般来说你是不知道上一级是寄存器输出还是组合逻辑输出,那么对于本级来说就是一根导线,也就是wire型。而输出信号则由你自己来决定是寄存器输出还是组合逻辑输出,wire型、reg型都可以。但一般的,整个设计的外部输出(即最顶层模块的输出),要求是寄存器输出,较稳定、扇出能力也较好。
- fpga中wire和reg的区别
- FPGA中wire与reg类型的区别
- FPGA中wire与reg类型的区别 .
- FPGA中wire与reg类型的区别
- Verilog中Wire 和 Reg 的区别
- Verilog中wire和reg的区别
- wire和reg的区别
- verilog中reg和wire类型的区别和用法
- Verilog中wire和reg数据类型的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- Verilog中wire和reg数据类型的区别
- verilog HDL中wire和reg的区别
- verilog HDL中wire和reg的区别
- 五年内买车买房——理财篇
- 拯救大学生(非常令人深思)--转载…
- 键盘消抖--特权同学代码
- const int *pi与int&nbs…
- 关于FPGA设计16位乘法器的两…
- fpga中wire和reg的区别
- 6410裸板程序,led、蜂鸣器、按键…
- 0k6410定时器详细分析
- 6410中的PWM 定时器
- 成都国嵌-嵌入式linux必修实验手册…
- 在ubuntu中编译内核是用make …
- 名师支招:2012年12月英语六级听不…
- hadoop2.2.0集群安装
- cuteFTP软件往linux中上传文件时报…