各类触发器

1.触发器

能够存储一位2值信号的基本单元电路叫做触发器

2.SR锁存器（直接置位复位锁存器Set-Reset Latch）

由输入引脚直接决定保持状态，不需要触发信号的触发。由2个或非门电路组成，或由两个与非门组成（课本216页）

 2.1由或非门组成

Q、Q‘为输出端。S为置位端或置1输入端。R为复位端或置0输入端。

需要满足条件  SR=0  因为　SR＝１时，Q和Q’都为 0 不满足条件，故要将这一种情况踢出去。

   S     R      Q 

  1       0       1

  0       1       0

  0       0      保持前一状态不变

2.2由与非门组成

电路样式不变，但输入时有效的输入电平变为0，即R‘=0时置0  S'=0时置1  不存在S’=0 R‘=0的时候出现非定义的Q=Q‘=1的情况。故还是应该满足SR=0的约束条件  S’=1 R'=1时保持不变

优点： 简单，是触发器的基础

缺点：由输入信号直接控制，不能定时控制，且有SR=0 的约束条件

3.电平触发器

电平触发SR触发器是由4个与非门组成由与非门G1，G2组成的SR锁存器和由G３，G４组成的输入控制电路。

只有在CP在高电平时输入才有效，在CP=0，将输入端锁死不能输入。（需要满足SR=0 的语文书条件）

有时还需要在CP（CLK）的有效电平到达前预先将触发器置为指定状态。因此设定了异步置位复位端

电平触发器的特点

（1）当CLK为有效电平时，触发器才接受输入信号，并按照输入信号将触发器的输出置为相应的状态。

（2）在CLK=1的全部时间里，S，R的状态都可能引起输出状态的改变，CLK=0后，触发器保存的是回到0以前瞬间的状态。

在CLK=1的期间易受干扰,还要满足SR=0 的约束条件

4.D触发器

将S端接上一个非门后再接到R端组成D触发器。在CLK=1的有效电平的情况下，D=0 ，Q=0 。D=1，Q=1

因为在CLK有效电平器件输出状态始终跟随输入状态变化，输出与输入状态保持相同，所以又将这个电路称为“透明的D型锁存器”

5.主从SR触发器

为了提高触发器的工作可靠性，希望在每个CLK周期里输出状态只能改变一次，为此目的，在电平触发器的基础上设计出了脉冲触发器。

由8个与非门和一个或门组成主从SR触发器。

首先在CLK=1时打开主SR触发器锁死 从SR触发器，CLK=0时将主SR触发器状态锁住，并将输入端锁死，从SR锁存器打开进行输出。

输入信号要满足SR=0的约束条件

6.主从JK触发器

为了使用方便，希望即使出现S=R=1的情况，触发器的次态也是确定的，将主从SR触发器的Q和Q‘端作为一对附加的控制信号接回到输入端

J=1=K时。当Q=0时这时K端输入端被封死，主触发器置1，在CLK=0时从触发器也被置1。当Q=1时，J端输入端被封死，主触发器置0 ，在CLK=0时从触发器也置0

综上，在J=K=1的情况下，CLK下降沿到达后触发器将翻转为与初态相反的状态。

有些集成电路触发器产品中输入端J和K不止一个，这些输入端的关系为与，构成了多输入的主从JK触发器。

总结：所有以上的触发器都是层层递进的关系，为了改进而进行的设计，在掌握时要整体把握。