著书立说
来源:互联网 发布:node vue webpack 编辑:程序博客网 时间:2024/04/30 10:44
准备出书了
verilog的书
其实是老师出,扔给学生写了
-。-
对于出书(其实就是打字),并没有什么兴趣,不过对书里面的实例还是蛮感兴趣的,因为是要做一个CPU。
貌似做个51 就可以了,不过还是觉得很难,手头上资料并不多,所以这样两天也就一直泡图书馆,看书研究。一直不喜欢51,原因是我是6808的拥护者,虽然51便宜很多-。-
当初学单片机的时候,就没选51,而是6808,想不到还是没逃过去,避无可避,还是要学,真是#·¥%—%¥—…#¥…%(…¥*¥
礼拜六的时候定了一下文章的基本章节和一些书写编程规范
第一章:数字集成系统设计概述
本章主要描述: 1.数字系统基本结构与模型
2.verilog历史简介
3.自顶向下的设计方法
4自底向上的设计方法
第二章:硬件描述语言Verilog HDL语法——基础篇
本章主要描述: 1.简单的Verilog HDL模块
2.数据类型及常量,变量
3.运算符与表达方式
4.编译预处理
第三章:硬件描述语言Verilog HDL语法——高级篇
本章主要描述: 1. 系统函数和任务
2. 任务与函数
3. 赋值语句和块语句
4. 条件语句
5. 循环语句
第四章:有限状态机和综合风格的Verilog HDL
本章主要描述: 1.有限狀态机Moore 和 Mealy
2.可综合Verilog HDL模块实例
3.交通灯,硬币兑换,电梯控制
第五章:测试与仿真
本章主要描述: 1.模块调用
2.带参数的模块调用
3.仿真工具
4.测试矢量输入
第六章:设计实例
本章主要描述: 1. 组合逻辑3-8 译码器的设计
2. 加法器
3. 乘法器
4. 触发器功能的模拟
5. 计数器
6. 分频器
7. 移位寄存器
8. 扫描显示电路的驱动
第七章:综合设计
本章主要描述:CPU设计
最好能实现汇编代码编译,下载到CPU
附录:实验
暂时就先定为这样吧
/*****************************************************************************/
礼拜天到现在,一直忙着看51的架构,和指令之类的东西
确实比较累
而且这次是用Altera的板子来做验证,NND,又不会用-。-
我又是一直对Xilinx有好感,所以一直没用Altera的东西(关键以前实验室里面都是用Xilinx的板子,而且ET也去了Xilinx)
也把,也罢
慢慢学
- 著书立说
- 关于著书立说
- 70后的程序猿们,让我们开始著书立说吧
- 使用ASP.NET Atlas编写显示真实进度的ProgressBar(进度条)控件
- Myeclipse如何配置weblogic
- J2EE应用中与Oracle数据库的连接
- memset函数详细说明
- 突然对搜索引擎产生了浓厚的兴趣
- 著书立说
- 偷着减肥?
- 如何截取指定长度汉字而不会出现以"?>"结尾,超出部分以"..."代替
- 程序员,你离坐牢还有多远
- mysql Connection timed out
- 备份和还原SQL数据库
- Visual Studio .NET 已检测到指定的Web服务器运行的不是ASP.NET 1.1 版。您将无法运行ASP.NET Web应用程序或服务。 ---解决方法
- C 定时器
- 项目初期阶段