stm32的各种时钟FCLK、PCLK、HCLK
来源:互联网 发布:淘宝详情页怎么制作 编辑:程序博客网 时间:2024/06/05 05:38
在STM32中,有五个时钟源,为HSI、HSE、LSI、LSE、PLL。
①、HSI是高速内部时钟,RC振荡器,频率为8MHz。
②、HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频率范围为4MHz~16MHz。
③、LSI是低速内部时钟,RC振荡器,频率为40kHz。
④、LSE是低速外部时钟,接频率为32.768kHz的石英晶体。
⑤、PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍,
但是其输出频率最大不得超过72MHz。
其中FCLK,HCLK,PCLK都称为系统时钟,但区别如下,
FCLK,提供给CPU内核的时钟信号,CPU的主频就是指这个信号;
HCLK,提供给高速总线AHB的时钟信号;
①、HSI是高速内部时钟,RC振荡器,频率为8MHz。
②、HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频率范围为4MHz~16MHz。
③、LSI是低速内部时钟,RC振荡器,频率为40kHz。
④、LSE是低速外部时钟,接频率为32.768kHz的石英晶体。
⑤、PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍,
但是其输出频率最大不得超过72MHz。
其中FCLK,HCLK,PCLK都称为系统时钟,但区别如下,
FCLK,提供给CPU内核的时钟信号,CPU的主频就是指这个信号;
HCLK,提供给高速总线AHB的时钟信号;
PCLK,提供给低速总线APB的时钟信号;
SYSCLK 系统时钟,最大72MHzHCLK :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟经过总线桥AHB--APB,通过设置分频,可由HCLK得到 PCLK1与PCLK2时钟不过PCLK2时钟最高可达72MHz,而PCLK1最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。
0 0
- stm32的各种时钟FCLK、PCLK、HCLK
- FCLK,HCLK,PCLK,s3c2440时钟
- 各种时钟/ PLL,FCLK、HCLK、PCLK,AHB/APB (S3C2410)
- ARM 9:S3C2440 FCLK, HCLK, PCLK时钟的关系
- 【转】ARM9 S3C2440 FCLK,HCLK,PCLK时钟的关系
- ARM9 S3C2440 FCLK,HCLK,PCLK时钟的关系
- 关于S3C2440时钟设置的理解-FCLK HCLK PCLK
- FCLK,HCLK和 PCLK时钟三者之间的关系
- S3C2440的时钟系统:MPLL,UPLL,FCLK,HCLK,PCLK
- FCLK HCLK PCLK的关系
- FCLK HCLK PCLK的关系
- FCLK HCLK PCLK的关系
- FCLK/HCLK/PCLK的配置
- 32的FCLK , HCLK, PCLK
- s3c2440的FCLK、HCLK、PCLK
- s3c2440的FCLK、HCLK、PCLK
- s3c2410时钟信号:FCLK、HCLK和PCLK
- s3c2440 FCLK、HCLK、PCLK时钟频率配置
- Web开发人员基础技巧
- 超越现场引领未来:华为IMAX智真来袭
- LoadRunner 12 试用
- MULE ESB配置模式
- java 基本类型和包装类型
- stm32的各种时钟FCLK、PCLK、HCLK
- 杭电acm 2041
- MULE ESB webservice jms服务
- Spring3.1.1 quartz1.8.6 定时器配置
- ExtJs4学习笔记(二):aptana studio 3 extjs4.2智能提示
- 华为携手合作伙伴共筑中国式UC&C
- ZooKeeper伪分布式集群安装及使用
- 自定义搜狗输入法皮肤(DIY),挺好玩的。。制作全流程
- operator new 和operator delete的重载应用