Verilog分频器
来源:互联网 发布:cellsens软件下载 编辑:程序博客网 时间:2024/05/02 12:07
verilog设计进阶
时间:2014年5月6日星期二
主要收获:
1.自己动手写了第一个verilog程序。
题目:
利用10M的时钟,设计一个单周期形状如下的周期波形。
思考:
最开始的想法是:定义两个计数器进行计数,两个使能标志位分别控制这两个变量。但是这样逻辑又太复杂,网上搜了搜,还是定义一个计数器比较好。
verilog程序:
modulefdivision(clk, rst, clk_out);
input clk;
input rst;
output clk_out;
reg[5:0] count;
reg rclk_out;
assign clk_out = rclk_out;
always@(posedge clk or negedge rst) begin
if(!rst) begin
count<=0;rclk_out<=0;
end
else if(count==30)
count<=0;
else count<=count+1;
end
always@(posedge clk) begin
if(count<=9) rclk_out<=1;
else rclk_out<=0;
end
endmodule
测试文件:
`timescale1ns/1ns
modulefdivision_test;
reg clk, rst;
wire clk_out;
always #2 clk=~clk;
initial begin
clk=0;rst=1;
#20 rst=0;
#20 rst=1;
#500 $stop;
end
fdivision u1(clk, rst, clk_out);
endmodule
仿真波形图:
- Verilog分频器
- Verilog 分频器
- verilog分频器代码
- verilog分频器代码
- [FPGA] 单数分频器Verilog
- verilog分频器设计
- verilog语言设计分频器
- verilog-分频器的设定
- verilog hdl 分频器
- Verilog实现分频器
- 3分频器 verilog解析
- Verilog任意整数分频器
- Verilog语言——20分频器
- 分频器的几种写法.[Verilog]
- 用Verilog语言实现任意整数分频器
- verilog学习笔记——偶数分频器
- 分频器
- 分频器
- JS获取textArea中光标位置的方法
- 5个启发方式矫治孩子的叛逆心理[图]
- J-LINK MDK的使用
- 第十一周 项目2--职员有薪水了
- 蓝桥杯——说好的进阶之装箱问题
- Verilog分频器
- “This text field does not specify an inputType ora hint”
- 你好
- mini2440之--hello程序
- 变频器
- 真是2
- VS error C2664的解决
- GridView
- jQuery选择器总结