数字电路设计之时钟控制器实例
来源:互联网 发布:淘宝充话费软件 编辑:程序博客网 时间:2024/05/18 04:52
在计算比如y1=a;y2=y1这样的计算的时候如果使用组合逻辑的阻塞赋值就可以实现,但是在有时钟的时序逻辑里面要完成这个的话就需要一些技巧。因为在时序逻辑里面都是使用非阻塞赋值。
module clk_model(
input wire clk,
input wire rst,
input wire [7:0] a1,
output reg [7:0] y1,
output reg [7:0] y2
);
reg [2:0]cnt;
always@(posedge clk) begin
if(!rst) begin
cnt <= 0;
y1 <= 0;
y2 <= 0;
end
else begin
if(cnt == 2'b11)
cnt <= 2'b00;
else
cnt <= cnt + 1'b1;
case(cnt)
2'b00: begin
y1 <= y1 + 1;
y2 <= y2;
end
2'b01: begin
y1 <= y1;
y2 <= y1 + 1;
end
default: begin
y1 <= y1;
y2 <= y2;
end
endcase
end
end
endmodule
0 0
- 数字电路设计之时钟控制器实例
- 数字电路设计之同步时钟采样模块
- 数字电路设计之Xilinx全局时钟网络的使用
- 时钟电路设计概述 - 数字电路设计
- 数字电路设计之数字电路工程师面试集锦
- 中山大学数字电路实验时钟设计大作业
- 数字电路设计之Spice仿真
- 数字电路设计之移位器设计2
- 数字电路设计之堆栈的verilog实现
- 数字电路设计之RTL编码指导原则
- 数字电路设计之Leon系列处理器结构
- 数字电路设计之逻辑综合的优化
- 数字电路设计之verilog 原语
- 数字电路设计之function的使用
- 数字电路设计之Wallace树形乘法器
- 数字电路设计之m0仿真结果
- 数字电路设计之OpenRISC(一)
- 数字电路设计之加法器的实现
- Python中第三方模板的安装
- Linux系统编程(19)——正则表达式在sed和awk中的使用
- Codeforces Round #256 (Div. 2) D. Multiplication Table
- ZOJ输出 【杭电-3783】 附:2009浙大研究生复试题
- pthread_join和pthread_detach详解
- 数字电路设计之时钟控制器实例
- HDU 2058 The sum problem
- HDU 2059 龟兔赛跑
- HDU 1005 Number Sequence
- HD 3783 ZOJ
- 数字电路设计之同步状态机的verilog HDL实现
- 经典排序算法总结(代码) .
- 平民化的安卓测试工具--ThreadingTest介绍
- c/c++ linux c 多线程 pthread_detach(id); phthread_join(id,0);