简单验证K60内部时钟运行频率

http://blog.csdn.net/hcx25909/article/details/7253339

 

 

   下面进入正题，我们在通过MCG模块设置系统时钟的时候，往往无法去准确确定设置后系统的运行时钟跟自己的设置是否对应。到这里可能会有人提出通过软件延时不断翻转某个IO状态来验证，好吧，我只能微微一笑了，呵呵~既然飞思卡尔给咱提供了方便的方式（不只是飞思卡尔，其实很多单片机都提供这个功能，这里用飞思卡尔人家的东西就替人家吹吹吧），咱们何乐而不为呢。

   K60（144pin的，因为有些型号由于管脚数量限制，可能会被裁减掉，这里为了严谨提一下）提供了两个复用IO管脚（PTA6和PTC3）用来输出trace_clock和FB_Clock，其中trace_clock为调试用的跟踪时钟，通过软件可以设置成为MCG_Clock_Out或者Core_Clock/System_Clock（注意traceclock实际输出为内部时钟的2分频）；FB_Clock为FlexBusclock即总线时钟。文字啰嗦，下面还是上图（管脚复用图），呵呵~

    上面是硬件上的复用情况，可以看到，trace clock为第七个复用功能（ALT7），FB_Clock为第五个复用功能（ALT5）。现在硬件上的配置我们已经了然了，下面看看飞思卡尔官方给出的软件上是怎么实现的。这部分软件需要到启动代码文件之一sysinit.c文件（这里再抱怨一下，飞思卡尔官方给出的太麻烦了，哎）里找到。在最后面可以看到两个子函数及在程序之中的调用，下图：

软件上如上图所示设置之后就可以正常输出了。在软件MCG初始化里，我设置的内核时钟为100MHz（所以traceclock为50MHz，上面有说到），总线时钟为50MHz（FB_Clock），下面看下我照下来的波形（汗，用手机照的，效果一般，没带U盘没法从示波器里直接导出，凑合着先看着，下次一定不要忘了带U盘啊，呵呵）：

                     traceclock 波形图

                     FB_Clock波形图

通过上面简单的步骤就可以实现对K60内部时钟的运行频率验证了，非常方便。不过从图上看，波形有一定的直流分量，而且我测试过频率越低，这个直流分量越小，没想明白，希望有高手遇到过这个问题的指点一下，谢谢了。

• 上一篇飞思卡尔Kinetis60(K60)时钟系统分析
• 下一篇片外SRAM芯片IS61LV25616研究