第十三周项目一数组太折腾4
来源:互联网 发布:知乎亡羊补牢为时未晚 编辑:程序博客网 时间:2024/05/21 10:45
/* *Copyright (c) 2014, 烟台大学计算机学院 * All right reserved. * 文件名称:test.cpp * 作者:赵嵩 * 完成时间:2014年11月12号 * 版本号:v1.0 */ #include <iostream>using namespace std;int main(){ int a[16]={1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16}; int i; for(i=0;i<16;i++) { if(a[i]%3!=0) cout<<a[i]<<" "; }}
运行结果:
0 0
- 第十三周项目一数组太折腾4
- 第十三周项目一数组大折腾
- 第十三周 项目一 数组大折腾
- 第十三周项目一数组大折腾(4)
- 第十三周 项目一--数组大折腾(4)
- 第十三周项目一:数组大折腾(4)
- 第十三周项目一数组大折腾(4)
- 第十三周项目一数组大折腾(4)
- 第十三周项目一 数组大折腾 (4)
- 第十三周项目一 数组的大折腾(4)
- 第十三周项目一--数组大折腾4
- 第十三周项目一 数组大折腾(4)
- 第十三周项目一:数组大折腾(一)
- 第十三周 项目一:数组大折腾(1.1)
- 第十三周 项目一:数组大折腾(1.2)
- 第十三周 项目一:数组大折腾(1.3)
- 第十三周 项目一:数组大折腾(1.4)
- 第十三周 项目一:数组大折腾(1.5)
- 地方和史蒂夫还是发的
- 时代噶时代噶但是
- 基于FPGA的DS18B20控制程序设计及其Verilog实现(二)
- 放到合适的粉红色发的
- 地方还是奋斗还是发的
- 第十三周项目一数组太折腾4
- 多少噶定时过大时嘎斯
- 是的嘎达嗦嘎定时嘎斯
- 基于FPGA的DS18B20控制程序设计及其Verilog实现(三)
- 地方和史蒂夫还是发的
- tar压缩解压缩命令详解
- FPGA设计中RS232串口的Verilog实现(TX控制器)
- 地方还是奋斗还是分
- log4j 异步写入