信号的上升沿与周期（高速信号与高频信号）

       在硬件设计中经常需要对频率比较高的信号进行特殊照顾，比如DDR3内存的频率经常能达到1GHz以上，PCB布线的时候通常要考虑到信号完整性的问题，做阻抗匹配和严格的拓扑结构，但实际分析信号完整性的时候，我们的研究对象是信号的上升沿时间，在数字信号中上升沿和信号频率没有必然联系，所以归根结底我们对高频信号的特殊照顾，都是从其上升沿时间的角度出发的，也就是说上升沿时间短的高速信号是我们在硬件设计中需要特殊照顾的对象，而不是高频信号。对于一个信号，其上升沿和下降沿时间占周期的4/10，通常情况下，我们考虑上升沿时间为信号周期的1/10比较合理。对于533MHz的DDR3内存信号，在没有数据手册的情况下，我们可以通过上面的经验估计方式，大致判断其上升沿时间为0.2ns，从而估算该信号走线的最大有效长度。对一个周期为1KHz的低频信号，如果它的上升沿时间很短，这个信号就是高速信号，只是说通常频率较高的信号上升沿也会较短，所以我们在做硬件设计的时候对高频信号会比较在意。高速信号的定义与上升沿时间有关，而高频信号的定义与信号的周期有关，两者是不同的。

       信号完整性的研究对象是整个信号频谱中的高频分量，信号高频分量决定上升沿时间，信号有效长度是由上升沿时间决定的。信号上升沿时间越短，其电气特性的有效长度越短，如果我们的走线长于有效长度的1/6，则需要考虑用阻抗匹配来保持信号的完整性。典型的FR-4印制电路板（PCB）的内层走线信号有效长度为5.6in，而对于外层走线，由于传播延迟要小一些，有效长度更短。